latch up

YuanII · 發表於 2010-10-27 17:11:25

我想請問各位大大，
在LAYOUT時會做哪些技巧來防止latch up發生??

netspriti · 發表於 2010-10-28 14:19:24

關於您提到的問題
板上先進有比較詳盡的解答了
參考這篇吧
希望對您有幫助

http://bbs.innoing.com/frame.php ... 6extra%3Dpage%253D1

Liwayi · 發表於 2010-12-22 09:14:44

權限不夠看不到
來鑽積分

spsun · 發表於 2011-1-18 19:16:13

權限不夠看不到
來鑽積分

motofatfat · 發表於 2011-1-26 13:38:20

最簡單的方法是多打一些
body contact 將低阻止
來防止 latch up

wkh7788 · 發表於 2011-1-27 11:19:51

多打一些contact，或者讓mos vcc跟mos vss的contact離遠一點，不要靠太近。

瓦片小屋 · 發表於 2011-2-21 17:25:49

防 latch-up最有效的方法当然是拉开P/N mos管的距离，这个是要面积来换的。
如果你比较care面积，可以把souce段的contact往后拉，尽量使VDD与VSS的距离大一些！

吳龢峻 · 發表於 2011-4-1 14:19:18

DRC 的檢查都有 latchup 的項目. Pad 的部分應減少 Rwell & Rsub 阻值.

samgu · 發表於 2011-4-19 10:14:08

簡單來說加RING
不要造成PNPN結構，若有將距離拉開

kid1412kid · 發表於 2011-5-12 11:51:38

權限不夠看不到
來鑽積分

dlchen · 發表於 2011-5-12 14:19:27

嗯嗯...我知道的各位前輩都有說到喔....

Joyce7629 · 發表於 2011-5-19 15:23:12

權限不夠看不到...希望有人能分享!謝謝!!

liping · 發表於 2011-5-23 16:34:39

多加地，P/NMOS间距拉大

yhzcn · 發表於 2011-5-27 17:18:46

权限不够

您的帖子長度不符合要求

ONLYFLYSKY · 發表於 2011-6-1 19:58:19

把CMOS操作於低溫中，溫度降低BIOPLAR元件之電流增曾變小，使NPN及PNPBIOPLAR元件之電流增益乘積不易達到1。----這是我的解法之一。

eetwww · 發表於 2011-6-2 16:05:56

我怎么又看不了.........

iwj31 · 發表於 2011-6-5 20:41:56

我也想看，可惜，權限不夠，不知道，我只好加油一點了哦，謝謝哦

ONLYFLYSKY · 發表於 2011-6-7 19:38:28

動真格認真的說，產生latch up並單只有在ic layout，製程或rd設計的電路也可能latch up的狀況產生，

eetwww · 發表於 2011-6-8 09:55:02

權限不夠看不到
..............

eddieshia · 發表於 2011-6-22 04:45:49

權限不夠看不到 !
來鑽積分

		自動登錄	找回密碼
密碼			申請會員

[問題求助] latch up