怎麼降低輸出電壓!!

b0bma

下圖是小弟的OPA架構
1 g' k& I& i/ P要怎樣調整可以降低我的輸出電壓到1.6V
不管我怎麼調輸出電壓都在2.3V!!
: F* L+ P$ R- ?* d/ n6 _3 r請各位前輩幫幫忙!

jimwang94306

又沒有W/L, 又沒有Supply Voltage, 又沒有SPICE deck. 隨隨便便丟一張圖, 你是教人家如何幫你?

b0bma

不好意思!!忘了補上，以下是我的CODE
====================================
MP1   1         1       vdd   vdd  pch  W=2u  L=1u m=18
MP2   2         1       vdd   vdd  pch  W=2u  L=1u m=18
MP3   3         vin+   2      vdd  pch  W=2u  L=1u m=9
MP4   4         vin-    2      vdd  pch  W=2u  L=1u m=9
" ~6 B! l5 a& s7 A( g3 PMP5   5         7       vdd   vdd  pch  W=2u  L=1u m=8
MP6   6         7       vdd   vdd  pch  W=2u  L=1u m=8
" \* }3 n0 s- V8 c* l- rMP7   7         vb1     5    vdd  pch  W=2u  L=1u m=9
  n1 Z6 T9 z$ rMP8   vout    vb1     6    vdd  pch  W=2u  L=1u m=9
MN9   7        vb2     3     gnd  nch  W=2u  L=1u m=3
MN10  vout  vb2     4     gnd  nch  W=2u  L=1u m=3
MN11  8       8       gnd   gnd  nch  W=2u  L=1u m=6
4 i/ T; C" y% r. w* L% Q  a9 p# iMN12  9       8       gnd   gnd  nch  W=2u  L=1u m=6
/ Y9 v- N- H. a# [5 }8 w" O$ nMN13  3       8       gnd   gnd  nch  W=2u  L=1u m=6
0 C& s0 J* U4 T0 ^$ _9 b/ cMN14  4       8       gnd   gnd  nch  W=2u  L=1u m=6
; B9 t* E, w+ \, z' Q6 DMN15  5       vin+   9      gnd  nch  W=2u  L=1u m=3
& j0 _: ~1 t, _! \8 QMN16  6       vin-    9      gnd  nch  W=2u  L=1u m=3
MP17  8       1       vdd   vdd  pch  W=2u  L=1u m=18
! X! _& b7 ^$ u0 S6 F*****************************************************
iref  1     gnd  20uA
cload        vout        gnd         10pf       
" ~& I1 }: j. k, I+ t& Rvdd  vdd  gnd  3.3v
vin+  vin+  gnd  dc 1.5 ac 1v
vin-  vin-  gnd  dc 1.5
vb1   vb1   gnd  dc 1.8v
vb2   vb2   gnd  dc 1.5v
# U% x5 I+ U, }& M8 Y8 T) |& N
) K* j) r+ C0 v9 W+ f6 m這張是包含線路的編號
& ~# @7 l7 }8 L4 b4 E上次弄得不好請多包涵，還有甚麼不足的請見諒!!

finster

1. check一下你OP Amp的Gain,你的Gain值應該很低
2. 你的Vb1 & Vb2建議用cascode bias circuit來產生,而不是直接給一個定電壓值
3. 請確認一下你各個device的偏壓點以及各個path的電流值,從你的netlist來看,M5~M10 & M13~M14的size的比率值不對
4. 一個好的OP Amp,它的W/L不會都是同一個值,而是跟它的bias voltage circuit有一些比率值,同時所有的device都在saturation region

b0bma

感謝finster大大的意見!
我再去試試看~

fendy.chen

transistors的w/l 可不是随便定个值就可以的。
其实在Razav和很多书中都有提到：Vdsat=200mv是一个比较合适的值（For 5V devices）
然后还需要考虑mismatch带来的影响。
) m$ S' B# m: {9 P9 ]1 F+ k% p: k至于Opamp的refer input mismatch，Razav的书中也有介绍、推导。
学会去设计每颗transistor的size，是需要花一定时间去感受的。
( A0 ^2 R6 P5 a5 r# V举个简单的例子：
current mirror，两个transistors的size都为5/5
. J; W' y, L8 A; Y7 A  A1. size改为4/4，is't ok?
* \* v' P' D+ k6 S* N" c4 e: O) a2. size改为3/3, ok?
+ f* V- K4 c' h+ s* B3. size改为1/1, ok?
4. size改为0.5/0.5, ok?
9 @, {: h" _/ g- u4 k% T5. size改为0.35/0.35, ok?
* s2 p5 E7 s3 s! ^其实，current mirror看似简单，其实当你需要去design它时，发现，居然不知道该从哪里下手！
/ i& W2 @; {% S; [如何确定size，design时需要考虑哪些ciritical keys，该向process索取哪些doc等等。
: k' p, v$ x( f) F0 O: f我周围环境很差，加入您能进入不错的公司。
进步是非常快的。
% H# q% L0 E' ?  |GL!