設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，

' C7 C  t, R9 K' RSource端及Body端接GND，而Gate所接之電路此時不會給gate任何
! Q# w' D" z/ V) Q; q
4 _$ ^# \; w, @/ i電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
* k$ R  K+ B% B* D0 U
，這是為何?
' d: U2 b9 d/ o3 A% C' A6 X% C
電路可以想像成一個NMOS，NMOS Drain接電源16V，

' h! z0 J/ m% O9 e: ]Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt