設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，

Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
3 p8 H. y  x* h: a! B$ z
  Z. M  y( ^0 J% w. w2 b: N2 c0 r6 a電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
, f8 k+ m6 c3 @5 _; u7 b+ Z' E
- Q6 _: a+ [* j0 Z$ r，這是為何?
; }- g4 X& _7 m4 b' {" D$ T/ J
1 `3 _# @% f6 Q* S電路可以想像成一個NMOS，NMOS Drain接電源16V，

( m7 J& G4 ]1 m, VSource端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt