有人可以分享POWERMOS的畫法嗎

samgu

我的layout工作，主要就是在畫POWERMOS
+ m+ d. z) h; X8 y  E$ @& q工作這幾年間嘗試很多做法，但是一直無法找到
8 ~1 ]4 s6 f% O4 x9 T一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
激盪出一些新的想法，請大家賜教，謝謝

' O) y9 ?/ h+ Y" R簡單說一下我的心得，
$ `* {9 ?) j6 ]$ V" Q# V. Y1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
0 q! i0 e8 ^1 d   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
2.若為了兼顧ESD則會浪費面積，犧牲Ron
3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足