有人可以分享POWERMOS的畫法嗎

samgu

我的layout工作，主要就是在畫POWERMOS
$ |$ T! s6 D; S' s- I! Q工作這幾年間嘗試很多做法，但是一直無法找到
一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
激盪出一些新的想法，請大家賜教，謝謝

簡單說一下我的心得，
; u# t- m* X0 Z( ^( w1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
/ z! f" S* \, r   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
# ~. @4 X2 i; J5 L7 [2.若為了兼顧ESD則會浪費面積，犧牲Ron
" \/ B7 M. m# X9 `/ ]. h3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足

pph_cq

我们一般在最小rule基础上适当放大，比如最小contact to poly是0.4，我们可能会取1，如果觉得太浪费面积，可以用bent gate或waffle结构节省面积。

shangyi

看過finger, waffle, 井型, 六角形的畫法
; d3 c% w* F' B* k4 z+ }- i# O, G; \
" a; r' P$ s- ^7 s那種比較好... 我也不清楚哩!

腳踏

看過finger, waffle, 井型, 六角形的畫法
' p% O1 H  r4 Y' c5 @. v8 Z( P  F
那種比較好... 我也不清楚哩!
8 i& ?" |2 G" P% P5 g, U0 A9 Gshangyi 發表於 2010-5-18 01:20 AM

) M) C# A. ]8 S+ w9 n' W
1 ~3 n# E# y) T0 I8 x    我也想知道那一個比較好
+ J+ t9 d. V0 @! ]! T   有人知道嗎

shmiyi

要從製程上研究MOS的變化~~
* |4 |! z. V. Q8 k& E( \. |相同製程不家的MOS的參數變化不一~
即代表I-V CURRENT
所以我覺得好像不是看畫法
要從看MOS的特性去研究~~

jacky_123

感謝你們的分享~~~~~~~~~~~~~~~~~~~

yuany

学习一下～～～~~~~
5 z$ J! O7 f7 w" z* o) v
呵呵

junxingyu

Nmos放两列cont比较好，Pmos单列就ok啊，如果W比较小还可以另外做ESD

semico_ljj

回復 8# junxingyu
% m/ y, A4 K5 V( q) v1 D2 F
) g: |2 B, D) m# O這個說法倒是不了解！請問是經驗嗎？

semico_ljj

其實最有效（area最小）的是waffle, 井型, 六角形等，但是要process支持，還要留片驗證！

spiritpillar

感謝分享感謝分享感謝分享感謝分享

photoss

最近正在研究powermos的畫法,挺受用的,感謝大大分享

liu.leon

finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,

stephen_jjh

各位的这些方法请问有图片作参考吗？？没花过POWERMOS的表示很无奈啊= =

photoss

现在急寻power mos画法现在急寻power mos画法

930709

看是面積還是效能阿!!
可以給我一些不同的意見嗎?

jameslin

正學習POWERMOS的畫法，感謝分享！

alex13

回復 10# semico_ljj


    小弟問一個蠢問題，Area最小是指Ron相同的前提下嗎?
感謝先進不吝指點，多謝!

astrajen

看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關，散熱與面積直接相關，應該都有規格表可以参考吧。

sd5517805

一般在最小rule基础上适当放大，比如最小contact to poly