Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 41917|回復: 32
打印 上一主題 下一主題

[問題求助] 有人可以分享POWERMOS的畫法嗎

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2010-5-17 10:19:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我的layout工作,主要就是在畫POWERMOS% O3 w0 x4 ]  \5 a% F1 @  S
工作這幾年間嘗試很多做法,但是一直無法找到% ]" g5 x: n" V
一個最佳的layout,也可能因為我迷失了,希望可以透過大家的經驗,
! o7 k3 e$ U8 X: z" Z# n" p( U激盪出一些新的想法,請大家賜教,謝謝
; l3 u3 R7 V$ \' N( g4 ~) U& K3 A; D7 i+ i/ r( P3 r/ N
簡單說一下我的心得,( H, ]$ F3 f9 J) `
1.若用MIN的RULE來畫MOS,相同的面積可以得到最大的width,最佳的Ron,最大的電流
  H3 H  _0 F0 U! `' i+ P) n! H8 I   但是必須承受ESD是否會對MOS造成破壞,因為DCG為 MIN RULE0 N! ^  G% a% L- N! A  f$ b5 S
2.若為了兼顧ESD則會浪費面積,犧牲Ron
6 H2 N2 m# R3 I3.若要兩者兼顧,面臨的問題則是 1.ESD rule 要放多大,2.butting contact and source contact 不足
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂5 踩 分享分享
2#
發表於 2010-5-17 10:33:12 | 只看該作者
我们一般在最小rule基础上适当放大,比如最小contact to poly是0.4,我们可能会取1,如果觉得太浪费面积,可以用bent gate或waffle结构节省面积。
3#
發表於 2010-5-18 01:20:31 | 只看該作者
看過finger, waffle, 井型, 六角形的畫法
- d8 {1 J4 L  a7 L
1 m9 d/ V. O8 ]) {那種比較好... 我也不清楚哩!
4#
發表於 2010-5-18 10:29:04 | 只看該作者
看過finger, waffle, 井型, 六角形的畫法, R; s- T" Y1 m

; q* O/ @4 S7 ^& |6 T那種比較好... 我也不清楚哩!6 J, H8 v8 T& t/ q" _
shangyi 發表於 2010-5-18 01:20 AM

# v1 }( P1 ~& N" {" m, @5 @. h8 d- \% i6 X1 Y8 H8 p( y  s
7 b8 A. f' }6 h3 ^' D' g
    我也想知道那一個比較好5 Q4 O4 ?! U. ~; q/ \% A' n5 D
   有人知道嗎
5#
發表於 2010-5-18 13:52:57 | 只看該作者
要從製程上研究MOS的變化~~: S' _" `. b/ m; L4 B+ C
相同製程不家的MOS的參數變化不一~
7 w9 |: u% G& ]即代表I-V CURRENT
/ ^& G2 S" p& c4 r0 I- S所以我覺得好像不是看畫法
- T; g$ o0 ?  g. A要從看MOS的特性去研究~~
6#
發表於 2010-5-19 14:15:49 | 只看該作者
感謝你們的分享~~~~~~~~~~~~~~~~~~~
7#
發表於 2010-6-9 01:23:25 | 只看該作者
学习一下~~~~~~~
4 C# j9 Z0 x+ V% f) c$ y+ L: K" D) Q
" k% j" x$ M% ?/ b: i! U7 [呵呵
8#
發表於 2010-8-7 09:10:44 | 只看該作者
Nmos放两列cont比较好,Pmos单列就ok啊,如果W比较小还可以另外做ESD
9#
發表於 2010-8-9 10:20:23 | 只看該作者
回復 8# junxingyu ) t- {& V; Y( o1 H

0 K( C5 C9 }9 U+ [. T9 J這個說法倒是不了解!請問是經驗嗎?
10#
發表於 2010-8-9 10:21:34 | 只看該作者
其實最有效(area最小)的是waffle, 井型, 六角形等,但是要process支持,還要留片驗證!
11#
發表於 2012-3-1 20:27:54 | 只看該作者
感謝分享感謝分享感謝分享感謝分享
12#
發表於 2012-4-9 20:27:53 | 只看該作者
最近正在研究powermos的畫法,挺受用的,感謝大大分享
13#
發表於 2012-4-9 20:54:36 | 只看該作者
finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,
14#
發表於 2012-4-10 10:35:52 | 只看該作者
各位的这些方法请问有图片作参考吗??没花过POWERMOS的表示很无奈啊= =
15#
發表於 2012-4-10 17:17:21 | 只看該作者
现在急寻power mos画法现在急寻power mos画法
16#
發表於 2012-5-12 21:40:35 | 只看該作者
看是面積還是效能阿!!" j' u* a, l- p
可以給我一些不同的意見嗎?
17#
發表於 2012-8-28 22:57:30 | 只看該作者
正學習POWERMOS的畫法,感謝分享!
18#
發表於 2013-2-13 10:44:30 | 只看該作者
回復 10# semico_ljj
4 r4 i$ [+ k4 Y6 j; o9 [6 d$ V# z
( U2 J! A0 E" j7 [1 Z: f. L! E
. n! z; E! g. E! [3 a$ b$ l    小弟問一個蠢問題,Area最小是指Ron相同的前提下嗎?9 [) v$ e, j& |- c4 g  {- [* W
感謝先進不吝指點,多謝!
19#
發表於 2013-3-5 15:17:46 | 只看該作者
看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關,散熱與面積直接相關,應該都有規格表可以参考吧。
20#
發表於 2013-3-21 22:52:54 | 只看該作者
一般在最小rule基础上适当放大,比如最小contact to poly
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-28 11:25 PM , Processed in 0.121007 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表