|
本帖最後由 bancroft 於 2010-5-17 01:41 AM 編輯
* o1 g/ {' X$ ?% U% z) H' e
7 T1 X5 _7 Q- }+ `最近,設計一個Latch-type voltage sense amplifier,
" L+ I9 w+ d% R" F4 B! g即有clock先把輸出做reset至0或VDD,於另外一個clock狀態下,即作輸入電壓比較的動作。" w4 l3 \" K1 ^ G* m
在前模擬時,兩輸入電壓差可少到1uV都可比較出來," E; W* t z, H2 E; O
可是在佈局後,就完全比不出來了,也可以說幾乎沒功能。; v: S7 @% l* L
我後來測試就其中一組MOS是佈局,其他都利用schematic的狀態模擬," h$ h( f) w' V1 S3 D
光是這樣其可比較的電壓差也需到0.2-0.3V左右才可比較出來。
1 L" d% g2 Q t$ Y# \2 m4 L後來發現相對的MOS其走線要一模一樣才會比較好,可是還是沒辦法像前模擬一樣。
5 |5 d2 }; h( S4 h可是如此一來,也不能做同重心的佈局,即會有製程濃度梯度的問題產生。1 z3 C2 L7 e6 J+ e9 N: ^
所以不曉得一般動態的比較器是否才會有此問題,
# x, `3 R7 L) [2 D4 z: t1 g因為之前用過對於一般不是動態的比較器,前後模擬也不會對於走線的匹配那麼的敏感。* w8 m: c( N0 ~- | u9 q5 l! V
即使利用同重心佈局,不是動態的比較器其結果與前模擬也不會差得太多。0 \+ ^- n/ y, b( f/ h6 m
i; v" u4 b$ u' C/ s# \" {
所以想請問各位大大,到底是什麼問題,還是對於動態比較器的佈局應該怎麼做才對?7 V3 A! E- E$ E
另外對於動態比較器可以去測其增益為多少嗎?因為是clock控制,不知道怎麼去測增益," {* x, c |# {
還是要根據比較器最小能判別的電壓差,然後跟據VDD的值,去反推增益嗎?
7 i: Z d' _& v1 a1 q* Z$ q/ \1 c! [
我想在請問一下,於latch-comparator前一定要做pre-amplifier嗎?
. p; Y9 e1 H: j+ M/ o3 d! T$ [4 l於其面的模擬中我沒有設計pre-amplifier部份,就直接是動態比較器的主體,這樣會有差嗎?) C$ q+ ?9 k w' [ T
3 W6 ?8 [' Y: W. T, v4 l
麻煩各位指導,一直很苦擾,不知道怎麼解決此問題,謝謝! |
|