bandgap 與 trimming???

nivek

請問在業界有辦法做到一個bandgap電路不用trimming就可讓輸出誤差在+-0.5%，且其量產yeild在95%以上嗎?(也就是說95%的die在不同的lot其輸出都小於+-0.5%的誤差)
如果可以辦到請簡單說明一下方法好嗎? 謝謝!

chungming

有trim都需要比較多bit數才會到+-0.5%
況且package後還會有誤差

# g! N% A) E4 H  ]( S2 x0 _一般未trim的bandgap +-7% 大約是極限了

; q( S: z! o. v% D& a* h不過如果大大您有新發現
可以跟我說一下嗎?
6 N% Y* J( y# L感謝

finster

Bandgap reference circuit如果不作triming的動作的話,根本不可能讓輸出的誤差電壓小於+-7%以內,主要的原因是因為Bandgap reference circuit而利用電阻,MOS和BJT的溫度特性係數來達到不隨溫度,製程和電壓變化而維持在某一輸出值
但製程技術本身就有誤差,即便在同一片wafer上也無法讓相鄰的MOS或者電阻達到一模一樣,像電阻,一般而言,製程廠的誤差值約在15~20%,在不作triming的動作下,製程本身的技術就無法達到了,想要精準的Bandgap reference voltage,一定要作triming方可達到

生如夏花

能問一下，7%是怎麼算出來的

chungming

Bandgap reference circuit如果不作triming的動作的話,根本不可能讓輸出的誤差電壓小於+-7%以內,主要的原因 ...
finster 發表於 2010-5-29 08:08 PM

" |; o4 `9 i4 K& s4 t# H: O
$ A- V% e* X2 W5 x: }: ~
; J: m( z; f4 N' A) k) E; e) x您好 finster ~
4 V3 m- L3 C  k* e( E* ^我經驗並非豐富
不過一般正常該注意有注意的bandgap reference (Bjt included)
- A; Y7 @! G* d- l2 _+ E$ H3 ^通常variation不會超過+-7%
9 g5 n! q5 m$ n5 b' M8 X3 z若是像deplection + NMOS那種的確會有機會較大
/ F9 ~8 W2 w4 s( i+ ntrim range一般是會留到+-15% ~ +-20% 左右
(此為量產驗證過的數據)

stanley547

感謝大大分享  努力學習中