2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
3 U, Y- g# H; q3 Q5 u" R然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
7 X- o% X9 B2 U- Y" O所以想請教各位先進 正確的電容該如何畫
8 k3 V, [. Z: ]# R; t2 u話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
8 R! Z: x* v5 l/ `, A/ i
4 B5 p' M/ L5 z% f9 i' A, d) y2 k我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

* K3 _  c, q  l8 l& }' ^1 o9 }若你用平行板的電容外圍要加保護環!!
# v% q9 s! B6 N/ e
我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
' V  S5 ?/ T7 Y$ l然後想像一下電容的樣子
一定會有接點接出去
0 P, D" h7 `1 S' l# Q所以或用via 或contact接出去
! j9 g8 E" w6 W; r但最大問題一定是w/l 要去算一下

- _3 G! j5 r( @你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)

打的好累= =zzz
多去網路上看看吧~
9 G) f0 D1 g, k; ?8 J製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
, F7 r# l  _+ J
& y9 w8 ?/ i& j爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
  I- m3 A6 V. m6 d$ I' \" Z( U所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
* |+ v$ V" o; KCa = 1e-3         // F/M^2
4 x4 U& Z- Q+ u0 J, SCf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
: o0 a) A3 K+ `- I/ R  C
+ c* y3 n- U' |( |論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!

2 v0 ^3 B5 O; w我大概有看過題目但我不是參賽者!

1 H6 W0 `4 r0 v( M' l電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)

數位積體電路可以用mos來等效一顆電容
* g3 S3 I4 N3 }! d8 g+ o
, H9 U' v3 ?, m% x, R9 @3 R7 l# B也就是將s和d極短路而g極連接出去

2 R3 v0 \0 r3 P) ~3 `- z: o' ]+ \這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

9 }& ~) j2 g  A5 }( ^不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
1 M* Z* f7 h& @$ f2 s
9 G- G4 P/ L7 Z1 e* q當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
$ M& k) ^+ }/ f2 _1 d+ O看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
0 T0 _: Q: u8 w; B& t' T然後看一下LVS的RULE只有一行定義電容名字
# w% z$ I: D, Z- i2 Dc. MIM Capacitor :
% e. D3 a$ e2 L  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
所以好像沒辦法把MOS當電容
: K2 I% I* D6 j4 F順便附上我看講義上的電容畫法是否正確
6 D/ i8 J- Z5 c4 R0 x& m6 X

lunarsama

7 P  k1 d& C, W  G; F5 f3 V
清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
2 I( z3 z& _; B1 ?# Q3 q星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
4 q# }' z% R' {* E, O, A) s樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
  s# F  o& P. ^* \3 d( a& oMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

5 [0 X* E6 A4 k0 X最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
( G+ z! d* M7 P
順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^

9 `( y( k  g; E0 r- W: {不過看你得電路畫法

感覺像是數位電路

p在上n在下

" j  |8 t# C1 ?+ k% u0 |# y呵!

yuany

都说是电容啦。。那也得看上去像电容啊
4 e) l, W9 x* M) J) d画两个大的MOS管就好啦 fingers＝2
1 l' D* O2 M/ g4 k: @$ y比你那样好看多了
2 v' N$ Z, `! b& R

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
. {9 K8 Z5 q% |0 J4 @/ d0 h3 k/ W其他種類電容都沒在design rule裡面
+ ^/ M4 n2 e2 M所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
( N. Y  s* _' |4 @, G- ?那就很有可能!!!

你說的design rule 過不了
; B! F; ]# I4 ]; T# o0 ^* S我想你是說在cadence 中是用MIM電容
1 ^. D8 W: q' p- t) o0 ?! J但佈局卻是用MOS等效電容

這樣是一定沒辦法過的!!
) j3 P' z# Z# w
2 E7 P) H* Y6 D- F+ F4 t- J但是...如果在cadence中就用mos等效電容
  l- b7 _- \8 R# a+ X) P那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
% I9 m1 o; M/ q3 d/ @該不會是叫一個NMOS或PMOS
5 U. a8 P* a9 k然後再把S端D端相接
! |& j6 E8 l# q2 M7 G9 S在去算他的L、W、Cox?

egg

回復 3# lunarsama

  b3 h% u" p5 v. ~
. t. a! {6 d. m/ C9 U" Y) @    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
) o& ^9 T- v9 M$ c5 {2 U" l- D' ]$ |我幫您看看是哪邊出問題