2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
* e2 d) m! K) a. T& V! H5 p然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
6 W" L  T& M( n* }3 ~1 P話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
0 A. X" Y# C1 F& l1 m8 Q) n
我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
6 ^4 y7 {2 [1 f4 z# U6 d9 h不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
. ]) N7 g) n  m4 v2 m* i因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
- [9 P* y, [9 J所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

若你用平行板的電容外圍要加保護環!!
" `- {, K, U: I/ u' R, T+ V3 \- H
- W7 R) D& R' u* ~我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
一定會有接點接出去
- e! n4 `' K% ?+ w4 B5 b所以或用via 或contact接出去
但最大問題一定是w/l 要去算一下

你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
. L5 d. N& u* `: Y$ A/ @, \
打的好累= =zzz
多去網路上看看吧~
7 \+ h$ Y: U& T  k4 J0 p1 j& O製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
8 w2 {( A* {* z0 C7 ~  y- m8 E4 l
  [% I7 _7 T  s4 q7 X- Q爬一下文 應該有相關資料

) i3 b" }) F0 F2 g" l  w* p+ s面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
) K, ^/ b9 T1 x9 U7 w所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
/ Y7 \; E. C- ?6 K  oCa = 1e-3         // F/M^2
0 l5 O: E1 r. S$ ECf = 7.5e-11      // F/M
- v  e- m7 G4 ^7 ?C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
+ I9 d; y5 g3 b! |2 b* }
5 S) G& m$ c; h# k5 J- I& P, \論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
  u" s( a' v3 ^; B6 ~
我大概有看過題目但我不是參賽者!

' B4 h/ J' C6 o$ H電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
- E$ b# P3 |# d& c" A
1 U8 C4 _! B& c# [# U. s* }. j數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去

& z5 J) w* P% v5 W這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
5 `4 k2 Y- u+ i1 g
w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
, z* R" m4 U/ {" j
/ E" ^( x+ k8 p! s4 s* y. ]/ H( w不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
3 H/ C) V* A  k9 S
當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
9 D7 N5 `, i8 |3 ^9 q# w畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
% l) p8 q. O7 `) _! b就沒了
所以好像沒辦法把MOS當電容
' Q- `* B6 a: Q1 o/ z順便附上我看講義上的電容畫法是否正確
  S& R; X5 |. z5 l8 {

lunarsama

+ k. I, @  s3 f; ~7 A( W
% m; U7 d+ H! D0 V清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
5 j4 U" {* A6 K0 f1 q9 C% O0 C星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
6 \- i2 m6 x7 w" }  `星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
' D' t/ I3 q! E/ x索性做一個試算表好了 也比較好找電容值
  ^  h1 ^# {" [' ]3 Y, |, ]6 n. [做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
! k' i* }' `  V( N樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
5 X6 Q3 O4 T4 e+ e3 i) h* g
不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數
( I5 T  C- F6 k# ?4 l8 T  z9 k5 E
  x& \, ^/ z) \最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

) ^* R/ G' P+ ~" O' P& J% [順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^
6 ?0 [7 S) [# d+ y3 I
' I3 K6 Q/ t- |; ~不過看你得電路畫法
0 |7 @) C8 v# \
6 c1 W, a) z. P* Y8 v* d感覺像是數位電路

) a5 U3 L9 N+ Qp在上n在下

" U7 o9 F- F( x; ]. X* W呵!

yuany

都说是电容啦。。那也得看上去像电容啊
1 C8 n0 j1 f; }8 ~: o画两个大的MOS管就好啦 fingers＝2
比你那样好看多了

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
: f5 w: r: Q4 O& K8 ^2 A& {其他種類電容都沒在design rule裡面
+ A; g4 [2 ?+ l8 ]( b$ v所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
9 [. P1 J/ H/ G那就很有可能!!!

你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容
5 T2 ?2 D7 t: ^
這樣是一定沒辦法過的!!
5 g( W( ^  ^. |0 p) [1 B
9 m% l; u' g: ^; \$ Y& |  G/ J0 Z但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
( H6 G+ _( ~( f. y+ l那個老師說用叫的...是要怎麼叫阿...
. H% j; S* F+ ^該不會是叫一個NMOS或PMOS
然後再把S端D端相接
: E+ J6 U: R. e7 u9 r( T- V在去算他的L、W、Cox?

egg

回復 3# lunarsama

9 Y& N0 F4 G  g4 K1 K( c" G9 v
: k. H: l/ p7 w" l" ^$ ~5 h    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題