2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
& k# R0 x" j' c% W
' Y+ A4 g9 _8 z; R# r我附上我最後的布局圖 請各位多指教
( _0 H5 r" v4 J; f* R: M3 W

bernie820

當然可以當電容呀...
$ b+ s& T( |. i( u在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
+ m# P+ q* Q) P4 w. r否則lvs決對過不了!!(電腦是很笨的)
" ~, @4 k4 `. W% X; p不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
' O1 A7 M4 s8 g, c因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
2 d4 j! x7 Y) B, t7 A所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
1 X# o+ c( d7 y
若你用平行板的電容外圍要加保護環!!

我看了一下圖示那應該就是說用金屬層(M)兩層
  g$ ?8 V& u% n4 G8 N. {; _5 `金屬層四邊要去角避免電荷積聚
3 Z& }( e5 j, _: ~, t) _然後想像一下電容的樣子
一定會有接點接出去
所以或用via 或contact接出去
但最大問題一定是w/l 要去算一下

) S2 A5 W  y. c  g9 b你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
8 J5 ?( F4 g( \' l: |
打的好累= =zzz
9 X& V9 x! }4 ~: e0 y" c多去網路上看看吧~
# q/ {) _4 x+ ^1 Y製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
5 X# s( b  k% w' Z
爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
& _, z5 @0 V' E* N7 t1 O可是LVS卻說這電容短路..所以我不知道我少哪些東西
  p' \* m' m- o- A+ ^這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
" I/ i/ o7 V# PCf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

8 P, C3 x4 @# ^' d" ^* b. }論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
. H2 R# a* p( @7 T! e2 Q
我大概有看過題目但我不是參賽者!
% F: X1 }6 G$ r% K0 m, j
電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)

: e- O& p* j' M9 ^數位積體電路可以用mos來等效一顆電容

- b+ J) L) o% P% D" z也就是將s和d極短路而g極連接出去
  t6 |* f, p# N
這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

. z% k/ W; @5 H! F# ?  }% t& Ww/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!

/ c6 ^$ X/ i* q% V當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
$ K, x: }! `3 Y8 _看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
9 V8 J9 R! a7 gc. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
) r, c& F, `  B就沒了
所以好像沒辦法把MOS當電容
0 g8 K! @! A1 i& \# B順便附上我看講義上的電容畫法是否正確

lunarsama

0 @( L! d8 \4 G0 o8 o
清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
4 g! t, s, b- C7 s+ g- K4 l星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
, U& l6 Y! W- t- n: l- B索性做一個試算表好了 也比較好找電容值
" t6 |' P+ a: V6 ]  l9 y6 V9 m, F做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
2 \# s1 d, s! i9 ~' Q8 ?& a; j; {, |cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

1 l2 G  r/ A5 \, M. g不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

' R( h: H- u' j! W9 \順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^
7 u7 J& q" m1 P! x
8 G. e- D7 |+ H* b% V$ Y  P不過看你得電路畫法

感覺像是數位電路
3 V9 `  Q+ R, A) k( y! }  I
- B! B' h6 z6 \3 g7 Gp在上n在下

% f( r, n" }! V3 B$ n# ?5 |6 e呵!

yuany

都说是电容啦。。那也得看上去像电容啊
+ t( x& ?. E; G, \画两个大的MOS管就好啦 fingers＝2
比你那样好看多了
3 Z  V: g7 ~) J4 B
' s( ?$ i" `0 i$ ?7 E

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
- D& G. D  ^1 S1 n. L& r其他種類電容都沒在design rule裡面
* W* K$ j/ o$ d% U$ k, z所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
, Y0 }. b6 X: n1 x1 r9 w那就很有可能!!!

9 a8 f' T6 h6 Y你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容

+ ~* O; h# g3 U' n/ J/ G這樣是一定沒辦法過的!!
( E) A  y! G: N& \% @* ]
但是...如果在cadence中就用mos等效電容
& m! z4 e' D) t/ G, [! P% d8 T那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
. \. r8 g' Y/ n* o( x那個老師說用叫的...是要怎麼叫阿...
6 P# }% p! g6 v# ?) @該不會是叫一個NMOS或PMOS
6 [1 A- Q2 q6 k3 T! T: b3 ^, ]5 C然後再把S端D端相接
在去算他的L、W、Cox?

egg

回復 3# lunarsama
/ ^. n* ?! E" ]9 Z
, U1 ^# h9 ^" W, I3 j. r4 V' z$ P
3 A! E& S' S9 n7 J    請問您這次比賽所使用的process是...
1 U4 K* {2 i! m. R! T$ E$ Z1 w如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題