關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？

0 r6 y% J& D% Y1 C目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。

2 u+ s1 a4 Q# a7 y5 t手邊目前所擁有的資源是：

* q" l/ Q6 t. F$ V6 C1.使用Cadence畫好電路的ECC-Decoder。
2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
7 N+ b9 X) u- [  N3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。
+ B9 U/ a6 A% N0 W! z; I. `
希望有請板上的高手為小弟解答，謝謝！
7 r. X/ T4 b; ?) `+ X  A

7 b- L& I( G4 i" OP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。