|
我是數學系畢業的, 於民國90年轉入IC設計,
8 ?# t- k& [9 u& N撰寫Verilog確實不難, 大約半年就可出師了," Z0 Q% w" o5 V& r* k7 t
又加上有FPGA可以驗證, 所以出錯的機率著實不高,& T$ X# q$ U2 K4 q8 T I
但那只能說function work, 要達到量產, 還有一段距離,
1 x" M+ X* h6 v8 w n4 w0 ?以下是我經驗:
6 ]7 l" H. R4 r! s1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,! W$ @! F& W" I, w9 i" |
最難的就是analog與digital interface,# ~9 v$ e$ v" D/ x+ a
常常就是analog simulation ok, digital用FPGA verification也ok,
0 ?: A. _" O& G- r5 o9 o( L7 p 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
1 T0 f }1 W. q* a: b2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,# i! I5 G7 g: v3 @8 s/ M
但要怎麼把die size縮小, 那就是一門學問了.* V7 w0 t. r) i% [: C+ |* R8 `
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,5 B% n4 Z4 E. X/ b# B" j, ~
但要怎麼把測試的覆蓋率提高, 又是個挑戰./ m; V- z" P& W
4. 另外, 還有一個重要的課題...EMC,4 v) i! }7 \; o3 j* c! Y
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.1 s2 e3 u) o; g* o) c$ e
5. 最後, 雖然有tool能修改code降低power consumption,( X. W$ F. g8 ?% w
但不注意對正常function有時會影響到, 所以需要一些經驗值.; @! H- [" A! Y& f9 L/ r
以上就是我的看法, 給大家參考. |
|