Verilog 語法問題：Specify Block該如何使用？

markscat

1. 
   6 s& s3 j  L6 q! U( N& X% Y& x
2. /*
   1 h! f* X  R, q8 H5 u6 M
3. FUNCTION        : 3-INPUT AND GATE
   
4. */
   
5. `timescale  100 ps / 10 ps
   * U. u+ |5 F" m& ?4 q5 d; [
6. `celldefine
   $ s3 w1 v/ B# C# C  m0 t# b
7. module and3 (o, i0, i1, i2);
   
8.     parameter cds_action = "ignore";
   ' C( Z3 E5 ^+ n3 r5 i" s8 B1 |. f
9.     output o;
   , ]0 s& L% t* }# B- S! Y1 E
10.     input  i0, i1, i2;
    * l- [6 l- s6 @! G* n* t% @
11.     and A1 (o, i0, i1, i2);
    8 N0 s  ^, @0 O% {# B+ y5 ]3 |% `
12.     specify
    4 M; J9 R0 ^3 b% q/ v
13.         (i0 *> o) = (1, 1);
    
14.         (i1 *> o) = (1, 1);
    
15.         (i2 *> o) = (1, 1);
      k* p7 f( m5 w6 k
16.     endspecify
    # M9 F% v  M# ~5 P
17. endmodule
    
18. `endcelldefine
    , d2 z" L5 B- i" _+ k# H; l+ q  G

複製代碼

以上這個程式碼，是我在OrCad中找到的一段3輸入的and Gate的程式碼。
很簡單的，就是對三個輸入做and的運算。就算是新手也看得懂，對吧！
問題來了

1. 
   
2.     specify
   4 F" S" |5 t# X* [& @
3.         (i0 *> o) = (1, 1);
   
4.         (i1 *> o) = (1, 1);
   - F( S) S6 I' B' R/ W. j
5.         (i2 *> o) = (1, 1);
   
6.     endspecify
   4 Q4 y4 J: s3 r2 p, R

複製代碼

這就是我的問題，我找了很多文件，都不能完全瞭解段程式碼的意義。
是否有人能夠幫我解釋一下，這段程式碼以及Specify Block的意義和用法？

masonchung

您好
% n1 R( g% r: E) ^6 Z! N: jSpecify Block 是用在路徑延遲的模擬
/ ^* N, K( h. ~) o% Y8 N
(souce*>destination)=delay_value
* j, s0 f' ^% L! z7 aSpecify two delays, rise and fall = (t_rise, t_fall);

markscat

回復 2# masonchung
0 w6 [8 I/ y! f  f7 w. g
' g: X/ g5 G' P3 m5 s: |* W) A原來如此，瞭解了。
感謝回覆^^