PLL中CP與VCO的問題

nty42ntm

請問一下各位
- |% l: \! T1 J- F( K+ u$ ?, r我在模擬PFD和CP及loop filter時的輸出電壓都是從1.7V開始上升或下降
但是每當把輸出電壓接上VCO的控制電壓時，都會變成從100mV開始上升或下降
( A( g) F3 O: t8 @/ U. Z. Q請問是哪裡出了問題嗎??

semico_ljj

level shift 有问题？

cmin

撿查Vcontrol path 有沒有short到地
. e. O, @3 [7 x你的1.7V有設 .ic嗎?
8 ?" z$ L8 W$ u+ v沒有的話設看看

tamino

可能是沒去pre-set LF output的電壓，所以Vctrl才會由simulator 猜的初值開始模擬
看應用需不需要preset Vctrl. 一般PLL達locked state, Vctrl就自動在中間的電壓準位了...

yeutay

把VCO中決定頻率的電感量加大一些,Vvco和fosc成正比但與電感成反比例。

kj.guo

.ic vco control节点的电压到1.7v 即可。因为这是一个floating点。
在run close loop 时，建议将pll 先power down，再power on
+ L- E/ H! y% a. S1 f以便VCO从低频开始振荡，pll从低向高处lock。

oric

應該是 loop filter 的初始電壓沒有設定   用 .ic 去定義該點電位即可~  最近也遇到這問題 XD