PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
9 [# k/ Y* O* S對於TX端有任何的影響嗎？
& J/ B7 c' Y0 I* m7 A& w' n& _
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。

所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。

oric

版主說的有道理~
5 T, C! B2 u6 a( ]/ dTX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

c2467

謝謝大大的分享~知識因分享而壯大！

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
. U8 h, m* h  [3 q8 Bfinster 發表於 2009-11-26 09:26 PM

' K) y* A# C6 p/ J聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
8 _8 m1 ]- n+ `' v; C; y4 b$ E  wProgrammer / Controller Unit
& a9 p/ v. c* @+ r2 i# @4 AReceiver noise bandwidth 200 kHz
3 E: |* k* ?; RAntenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
9 K; s; u4 i! F& J1 ^Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
( x8 ~: i5 Z# _: ~* [+ kAmbient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
* {/ Y5 l! j4 r" e跟傳輸上的耗損
Transmission Losses
Free space loss at 2 meters 30.5 dB
3 p( ?8 Q: M, J- V; eFade margin (with diversity) 10 dB
# x) ~8 u% v: P! A( h8 iExcess loss (polarisation, etc.) 15 dB
# k4 r% K1 c. M4 m2 E. xBuilding penetration loss 20 dB

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
9 N& u0 w; k! d- W7 A而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
; R9 O: s8 g" D" A) N. c因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內