PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？

: e3 D$ W6 C+ K5 v5 ^5 e因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

混波之後，由於干擾信號太強而pll的phase noise又太差以致
# \3 X5 J9 z- I( z$ \2 o
" J) S9 C. J; s  P) S3 [: msnr不足。

- h$ t6 Z1 f* W7 Q9 Y所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
8 s, r3 g  h: U/ [! `像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
; o! p+ V0 }; q" o9 H5 o因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
" A. h6 g& U& w# ]7 V$ C$ G  Z像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

3 O- x  D1 G& h2 ~, N+ ?
聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
7 e4 D0 g& y0 ^* M( R以下是對方rx的定義
2 O3 a4 t* r5 ?* g$ {總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
* F% }# C$ U9 x4 O2 `! [. U2 WReceiver noise bandwidth 200 kHz
3 h8 N7 x! G3 J5 J5 g( CAntenna Gain Tx/Rx 　　　 2 dBi
( r" X: s8 D% VPower Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
; u3 a# E& L+ T# G+ [1 W* v跟傳輸上的耗損
Transmission Losses
3 z9 {4 {3 o6 zFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
& m% D4 Y; L2 i4 I0 K" c9 D( VBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
6 y, O* x/ x' [6 O7 H知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。