PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
0 b' @3 k/ r9 p! H
: ?0 O3 s8 Q5 f  i3 |混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。

5 n5 ^% `/ X) O+ S) J所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
% ^7 T- ^* {9 N5 v其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
8 g0 ?8 Y2 j' V9 U* Cfinster 發表於 2009-11-26 09:26 PM

聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
5 u! i. F3 W! Y7 N- r因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
* |+ B1 Y, I. [% i( f" m4 P總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
. ^9 q4 t2 A4 E* S7 NReceiver noise bandwidth 200 kHz
, ]: ]7 p' q/ a9 [2 I1 YAntenna Gain Tx/Rx 　　　 2 dBi
# T0 e# f' j# B: t  PPower Into Antenna 　　　-22 dBm
7 p, h6 s# [4 k2 R! h" S* [$ `1 k. fTx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
# y. B3 C8 z) J1 U& K9 S4 N/ I) LReceiver noise figure         4 dB
跟傳輸上的耗損
Transmission Losses
Free space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
, q- q, C- n  KExcess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。