PLL post-sim

bigbigbird

不好意思  小弟想請問一下
PLL pre-sim和po-sim完的頻率會掉很多嗎
6 |: _+ b- A7 r因為pre-sim用spectre RF跑能夠鎖定住
- u1 }2 J1 v, I6 O, B" J* m  R9 U但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
2 K2 }& s) K4 x# m; Q5 z) i5 P9 E2 s希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
2 \) j; {+ ~6 ?0 Yvctrl卻中就一直處於接近vdd的狀況
! d8 O6 n9 A; G( {& C, i我也不知道是為啥~而且都不會有放電的情況
  b# {* B' v" ]! q8 N: J這是我跑短時間的模擬圖之後的趨勢就是這樣= =

p12345q1

最近在研究電路, 感謝大大無私分享!

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

bigbigbird

無法貼圖...
: T2 v, Q0 Z* ^' \  Y. P

bigbigbird

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
po-sim的時候都是跑c+cc
4 f0 ~2 J( v8 p% ~' k因為我上一踢下線也是發現這個問題  
這次又遇到一次  讓我總覺得毛毛的

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
如果有的話,那應該不會差太多才對
4 m* a9 l0 x$ n5 A2 w# X另外,你的post-sim是跑only c還是rc的格式
因為有時候跑rc的post-sim有可能會有問題

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
% H1 ~/ \! I1 c; K
觀察你想鎖定的頻率是否超出你VCO的tuning range。

% j, h  [4 U0 O4 V# ?7 Y我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;
; O; Z& O, [% j
! T1 Q4 w1 ?  f& l  t整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。

以上是小弟的觀點