PLL post-sim

bigbigbird

不好意思  小弟想請問一下
PLL pre-sim和po-sim完的頻率會掉很多嗎
因為pre-sim用spectre RF跑能夠鎖定住
* h- |2 {( g2 C6 ]但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
1 g" ]! K$ {2 b! G4 h+ f不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
) u& y) Z$ d2 a/ }% t3 e8 a希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
( M6 [" B+ X" @( p) Lvctrl卻中就一直處於接近vdd的狀況
我也不知道是為啥~而且都不會有放電的情況
" ]! n+ `& ^+ z這是我跑短時間的模擬圖之後的趨勢就是這樣= =

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
9 T% Z7 I0 j; {7 c" q1 e% I
' l  l! B( X9 r觀察你想鎖定的頻率是否超出你VCO的tuning range。
' }4 N7 e# J+ l4 N# N
我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;
: N; i) }4 ?- C
$ e" S: c! y. d5 L$ F/ w! R整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。
3 z7 ~8 f5 N- q5 b
以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
4 N6 o0 @2 v) C( j如果有的話,那應該不會差太多才對
另外,你的post-sim是跑only c還是rc的格式
! [& z9 o+ p1 `+ Q* o& i因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
! @0 K' Z" y8 l$ a9 p1 Rpo-sim的時候都是跑c+cc
' \" |( C3 c- m5 b4 Y因為我上一踢下線也是發現這個問題  
, ]- C# O  S" r# f( L2 z) b這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...
9 _* y: v" T- a

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!