PLL post-sim

bigbigbird

不好意思  小弟想請問一下
  N: F' D* \9 o: A  \PLL pre-sim和po-sim完的頻率會掉很多嗎
因為pre-sim用spectre RF跑能夠鎖定住
7 e9 M$ v  F: ?9 @) l! A4 |但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
vctrl卻中就一直處於接近vdd的狀況
我也不知道是為啥~而且都不會有放電的情況
. n. n4 Z/ M# ^% ^這是我跑短時間的模擬圖之後的趨勢就是這樣= =

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
9 a) \2 {1 i1 N& u7 ~
觀察你想鎖定的頻率是否超出你VCO的tuning range。

. l, m1 A4 [" Z4 ~4 [我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;
; I1 r+ W; ~! \7 Z' C+ m
整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。
( M8 N0 `- ~( {2 R
$ t6 k$ ?- t1 o& N0 d以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
如果有的話,那應該不會差太多才對
$ D2 @" S. I" C2 H, E另外,你的post-sim是跑only c還是rc的格式
( b- b5 g/ k% }8 [/ f) u因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
0 M# }: p3 c. G0 Z8 B- P  T$ Cpo-sim的時候都是跑c+cc
1 m9 N7 }$ S) Q7 `! \. a1 ]因為我上一踢下線也是發現這個問題  
這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...
3 J5 g. c$ R; D, I/ R! X

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!