PLL post-sim

bigbigbird

不好意思  小弟想請問一下
PLL pre-sim和po-sim完的頻率會掉很多嗎
- r. h, a% e/ n) {, p- A1 g, Z因為pre-sim用spectre RF跑能夠鎖定住
. x: c: C, Q& @, M但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
7 ?# |' L4 }7 ~8 ]) R5 {不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
vctrl卻中就一直處於接近vdd的狀況
0 s% j: U' y8 A& K6 v& t* U我也不知道是為啥~而且都不會有放電的情況
這是我跑短時間的模擬圖之後的趨勢就是這樣= =

p12345q1

最近在研究電路, 感謝大大無私分享!

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

bigbigbird

無法貼圖...

bigbigbird

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
po-sim的時候都是跑c+cc
因為我上一踢下線也是發現這個問題  
) |! F* o: U( n: @0 Y* g! a這次又遇到一次  讓我總覺得毛毛的

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
如果有的話,那應該不會差太多才對
3 q4 b4 w! Q% k8 [另外,你的post-sim是跑only c還是rc的格式
+ ^6 i: L% W" {: x9 K+ C因為有時候跑rc的post-sim有可能會有問題

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
# s6 \" X) {0 J+ M0 J
( W' N$ l: M  _, o0 \觀察你想鎖定的頻率是否超出你VCO的tuning range。
2 A  `( E: Z6 e9 m7 w" E- w( n5 I
: s& x6 z  Z1 y/ y: O" q我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;

整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。

以上是小弟的觀點