PLL post-sim

bigbigbird

不好意思  小弟想請問一下
PLL pre-sim和po-sim完的頻率會掉很多嗎
9 D0 ]1 p4 d2 N/ Q$ U, N0 D+ v0 e因為pre-sim用spectre RF跑能夠鎖定住
0 \+ j$ z( v7 `, {( f. M, e但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
+ l; Z& {' c  P  g1 W) h希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
vctrl卻中就一直處於接近vdd的狀況
) G) V! T: l1 t我也不知道是為啥~而且都不會有放電的情況
+ n' h- W9 ]6 T/ P7 _2 @: k0 R# P這是我跑短時間的模擬圖之後的趨勢就是這樣= =

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
0 ]) k. H& ^% D  s9 w/ B
觀察你想鎖定的頻率是否超出你VCO的tuning range。
- w6 P3 `8 }; O( g1 g$ k; d) v
+ P5 T" z" B8 j: [我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;
8 j* }6 k( o# _: F7 [: F& k- d/ T& ?, }
1 m5 t# y/ C3 Z  {整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。

! g9 R+ i; q* ]" ]( f& g以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
如果有的話,那應該不會差太多才對
- g* }8 M' N1 v- H0 e另外,你的post-sim是跑only c還是rc的格式
1 U, \( Y1 M1 u% Q. n/ p% x因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
po-sim的時候都是跑c+cc
( X8 ~# e1 f+ c3 w- ~, }因為我上一踢下線也是發現這個問題  
這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...
# N7 r: H& Q. p

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!