pn junction 的電路的設計與layout

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
# X# ~6 B0 W1 r1 [# W也可以解 anttena rule的錯誤。其電路圖如下：
  e! b* I  w! b5 Y, ]; N0 A% B% m
而我畫的layout圖如下：


2 u  c* C# F& R+ U/ \* N# r我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
* C' |/ @$ K7 j1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
0 }, H4 U* j. ]4 p0 n2.導通電流多大？跟pn接面的面積有沒有關係
3 O+ Z1 m1 l/ @2 Y& M0 X$ f3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係

5 T' H, k  j5 J: I9 z! K& x拜託有人能給我一點指引，謝謝。