pn junction 的電路的設計與layout

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
3 K$ D9 g- u  }# Y+ N也可以解 anttena rule的錯誤。其電路圖如下：

* ^# ]' t# A1 @而我畫的layout圖如下：
# f5 I* R# o, a1 C
$ W7 p7 D2 L+ H+ e
- u! A1 L2 d" H8 C& k" R# _我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
: D; M1 ^3 y! O4 v( I1 I! A我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
5 b& H" I* K. W/ v2.導通電流多大？跟pn接面的面積有沒有關係
% F2 B9 y: @& r, m  [% D3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
8 p7 E- t! ?2 m8 S
拜託有人能給我一點指引，謝謝。

lu123sd

此貼確實有點意思~

' @$ q9 J$ ^  L  ?

6 ]- j% G& {8 e) k. f: c

2 L% h9 a" A& j

air max tn nike shox tn requin sacs a main jordan shoes