求教 regulator 中ESD rule MOS該如何佈局才可以讓其功能達到最大

clarkhuang

如題
8 d- m( u- Q8 L) m) k( d) M$ F" A* f請教前輩們 在LAYOUT regulator 時 其中有大量ESD MOS的佈局方式 該如何會比較恰當

2 A/ Q! H7 _3 M3 _; ?然後又該注意哪些問題  因為我的w/l  30/0.3  現在再跑 POST- SIM.  發現到每個GATE 端電壓都不相同

- {+ z% Z7 [" i4 L. m* K請問有哪位大大知道問題嗎  然後那個MOS 為M 228  感謝

clarkhuang

就此問題 已有解決的方法了
6 l8 l' b6 \1 [$ T2 s, z' Q. d6 R發現到 應該不是我的LAYOUT問題
- Z. Z7 O0 N1 m6 D  T2 y7 X應該是我打Label位置的問題 導致 RD在抽RC值 跑POST-SIM.出現
輸出訊號異常問題  重新標定過LABEL後 以解決此問題了 感謝
$ _* {/ m" u( r5 Z9 ?5 t& @7 X+ p

) Q5 K+ L# }6 f% G4 e% L煩請站長將此案幫我做結案  感謝

tonyho0119

回復 2# clarkhuang
& e' C( i+ Q$ J+ @/ m: E! G

, L. \& p% _1 i! e2 V0 B    下次在多注意一下就好

tonyho0119

LAYOUT要靠經驗的!!!加油
) f' }5 J" D9 Y9 oLAYOUT要靠經驗的!!!加油
' p  |% `! q7 ^, ULAYOUT要靠經驗的!!!加油
LAYOUT要靠經驗的!!!加油
: c( @/ Z: N* f3 g( K$ uLAYOUT要靠經驗的!!!加油
7 ^: v- l% G% \5 t  K, g, QLAYOUT要靠經驗的!!!加油