1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › PLL的CP問題

查看: 4144|回復: 9

[問題求助] PLL的CP問題

[複製鏈接]

faith2001

電梯直達

1^#

發表於 2009-10-6 20:09:15 | 只看該作者回帖獎勵

|倒序瀏覽 |閱讀模式

想請教一下關於charge pump的size設計

此圖由台大的paper看到

問題1
用pmos和 nmos來做up和dn的電晶體
以及在靠近輸出點多加的電晶體為使輸出阻抗較高所以才加的然後提高輸出阻抗嗎 ?

問題2
Mfbp下面的電晶體以及Mfbn上面那顆的size 根據某些論文指出 ratio相差有4倍之多
Mfbp下面那顆ratio是3.1左右 Mfbn上面那顆ratio是0.9, 這樣的設計不知原因為何@@
而且以電流鏡架構來說 Mfbp的電流應是下面那顆的一半 ?? 看到這樣的size 讓我好奇起來

麻煩大家幫忙了, 感激不盡~

[ 本帖最後由 faith2001 於 2009-10-6 08:12 PM 編輯 ]

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 分享頂0 踩0 分享

回復

使用道具舉報

hoodlum

2^#

發表於 2009-10-7 12:42:58 | 只看該作者

第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗
而我覺得更重要的應該是可以使up down的switch不直接
與輸出端相接,可避免switch的一些切換時的side effect
比方說clock feedthrough,charge injection對輸出端
造成的影響,而產生jitter

第二個問題,我覺得這應跟N P MOS的mobility有關,為使up
和down的電流match所以要有這種ratio比兩倍應是一般的條件
但真正的比例應依照使用製程的兩種元件的mobility來設定

以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充

回復支持反對

使用道具舉報

semico_ljj

3^#

發表於 2009-10-10 10:01:52 | 只看該作者

第一个问题，还有一个作用是电流镜更匹配！

回復支持反對

使用道具舉報

rice019

4^#

發表於 2009-10-10 10:15:29 | 只看該作者

第一個問題是因為current mirro所以必須用這兩顆mos
不過你說的也不是完全不正確
因為sat區域的ro比較大呈現出來的特性的確較抗noise
switch放在current mirro上下方為了為抗switching時所產生noise
為了對稱隔壁那條也擺了switch

第二個問題必須要看前面current mirro流出來的電流
因為電流並不是由這兩顆mos所決定
size比例不相同很可能的原因是為了ro的匹配
讓vo輸出端最後往上看的ro跟往下看的ro相同

回復支持反對

使用道具舉報

faith2001

5^#

樓主| 發表於 2009-11-10 19:01:29 | 只看該作者

回復 4# rice019

回復支持反對

使用道具舉報

faith2001

6^#

樓主| 發表於 2009-11-10 19:03:54 | 只看該作者

非常感謝各位的回答
那我大概懂了 ^^
難怪我看一些電路大多都會那樣做

回復支持反對

使用道具舉報

faith2001

7^#

樓主| 發表於 2009-11-10 19:16:07 | 只看該作者

看過一些charge pump的電路之後
發現現在大多的作法就是使用電流鏡的架構
或者是使用電壓透過通道調變去控制電流大小
又或者是拉回授去控制通道使上下電流更加匹配
感覺已經做到一種極限啦? 作法都脫離不了這幾樣
再更多看到的頂多是加顆單增益OPA
又或者是boots的作法去改善電流匹配問題
是不是沒有什麼在做下去的空間呢???

不知道是不是我看的東西還不夠多
總覺得關於這塊大家都在做改善電流匹配問題
或者是像劉深淵教授的方式
利用數位校驗方式去更精準控制電流使其匹配程度更高
大概是我越看越迷惑了...
希望對這塊有點興趣的人我們可以來討論看看 : ) 謝謝。