|
2#
樓主 |
發表於 2009-10-6 16:36:57
|
只看該作者
o Statistics:
! G$ j, C- O( H5 z8 D- x& [3 |+ [! C0 f. o$ P/ e
1 passthrough source net was deleted.
' S7 G3 H+ H& x: ?6 @) q# w7 v( v) Q% \( t! M9 D7 P) s
" X+ E1 g. `2 O5 Wo Layout Names That Are Missing In The Source:
) q7 {7 `9 }9 u7 h/ i8 e, w9 ]
/ K2 n: [+ \! K4 {" O2 p! u Ports: N2# i0 S. g0 t$ _, h) j, a( J) l) D
- F% m7 l+ r* V# \; O" E# O0 o" h
+ ~6 y) \# u* v- \
o Initial Correspondence Points:
& p& _% q# K7 l: ^% o
! J& j; `$ W) y F3 C J Ports: VDD VSS RESET_SHIFT CLOCK Q[1] Q[29] Q[27] Q[0] Q[26] Q[30] Q[6] Q[2] Q[23]4 k. Z8 F. x" t5 j) [, D" y
Q[8] Q[13] Q[16] Q[21] Q[5] IN Q[31] Q[25] Q[4] Q[7] Q[24] Q[28] Q[3] Q[10]- {# ?' Z) o# R) Q5 j2 C$ `
Q[14] Q[17] Q[22] Q[20] Q[9] Q[19] Q[12] Q[15] Q[18] Q[11]
3 p3 z; w2 _" k$ w+ |: _& t Nets: N2
! p0 X4 d V. X. B( S+ A# O, R+ l) [& v1 `& Z* j, Y
! D P8 M$ i( P, V+ S
里面不match的port N2在schematic上是内部连线,而layout上把它认成了port。
% g a# r# R' Z h" E6 z* e3 h+ }2 }8 ~# _8 B6 m5 o
这个block是一个大block里面的一个小block,大的block在做LVS时也遇到了内部连线被认成外部port的问题,造成大的block的layout有几千个port,而schematic只有几十个。有大大说是block被flatten了,小弟把从encounter得到的GDS文件导入到Cadence Virtuoso时,生成的Hierarchy Listing显示中间的层次都没有体现出来。所以我觉得可能是在encounter里面做layout时候block被flatten了,但是小弟基本上都是按tutorial来做的,不知道哪个地方设错了,导致flatten?! d: |2 Q6 q7 S( j9 [' g
% s( q& C% Y% d# G小弟刚接触数字后端不久,分析难免出错,不知道是不是其他原因导致,希望各位大大指点,小弟感激不尽! |
|