Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11815|回復: 2
打印 上一主題 下一主題

[問題求助] deep n-well

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-8-26 23:14:37 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
我是剛設計rf電路新手,在設計好電路後layout時
- R* p6 X. g9 b  E$ y: U, L0 N' c, Y
發覺rf的mos最外圈有兩層,最內圈是body而最外圈是deep n-well2 `2 D" s  H& o2 h  [' a
2 X3 P9 K  R3 u4 H9 J6 u- W
我那時不知道那是deep n-well,而在layout時nmos那圈我都接地; L5 [7 `' ^) [
! i* x+ o, Y5 _& f- ^  X
而pmos是那圈是已經跟body那圈接在一起了,所以我不需要動它
& [6 v! \( {/ F$ W
4 P3 v8 y8 d6 m5 G% d在我最近下線完後發覺好像不太對,我把nmos flatten掉才知道
+ n/ J& _- }: b9 S* Y
* U6 V6 _/ ]9 S它叫deep n-well,nmos的body是p型,那我還把deep n-well接地
% Z% P4 a. O% D# \5 s; W) P- o# V; J0 M! h5 f: j3 N
那不是有可能順偏,我電路中body都跟source接在一起,而我的電
4 l6 {8 x0 p8 ]4 ^( y; Z
. r% x- D9 }/ G路中source又不一定接地,那這樣子我的電路很有可能不work嗎?
% @3 ^( O4 Q5 E% {
& q9 ~: `- m1 K* T9 z- |1 sdeep n-well是一個電晶體配一個,還是整個wafer配一個,若是整個wafer
9 W9 L" C1 T; n: b( v/ C) w0 j9 A/ w, S, `* q
一個的話那我叫出電晶體時怎會最外可以讓我選擇如何接?
* @# M, L% G, Q8 h3 S1 q2 ?! v2 U
1 {9 `( C3 v1 T$ w那deep n-well我該怎樣接才對?1.與body接在一起2.不要接(浮接)( V; A" H; D; \" U8 S4 `8 h$ V

1 D# ]3 [: f# L; v8 U% l, I3.接到最高電位。那種方式會比較好,而一般會用那種方法?
2 J0 X" M- c0 Z+ _( t9 @& m$ K! X4 Y% ]
而我所使用的是.18製程。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂81 踩 分享分享
3#
發表於 2009-11-24 15:33:56 | 只看該作者
Deep Nwell就是为了实现sub隔离用的
2#
發表於 2009-11-22 16:24:00 | 只看該作者
我把這一篇推上來,因為我也有疑問,, g3 P7 S+ B# [. ^
過去其它製程剛好沒有deep n-well ,現在用TSMC.18的model發現有deep n-well ,: o# d2 R% J5 T7 F: W
上課的時候說過這樣把所有的body都分開,所以可以單獨mos的s和b端接在一起,' x- n: O7 V: _
可有違過去的經驗,雖為了怕bodyeffect而把sb端相接,
8 w5 _4 R0 G5 @0 `! L( J: P- D. f7 x7 @% T) ?可怕latch-up,所以把b端都接最負電源,! L- a9 Y. L+ `3 X' L3 P
如今.18有這樣的製程設計,是否表示可以把sb端相接 ? 只要外圍有deep n-well ?& u. P. J, s# @7 p
有先進可以回答嗎?
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-23 03:55 PM , Processed in 0.108514 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表