Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12507|回復: 2
打印 上一主題 下一主題

[問題求助] deep n-well

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-8-26 23:14:37 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我是剛設計rf電路新手,在設計好電路後layout時7 }3 `$ E- _" B9 E2 v, V) x
6 o  f9 {" K. I3 Q" }
發覺rf的mos最外圈有兩層,最內圈是body而最外圈是deep n-well
6 o7 u/ i# ~! n7 B
5 O7 c5 I+ q& p, `$ L我那時不知道那是deep n-well,而在layout時nmos那圈我都接地
" D9 \* I& ?" ^. h% m: J, p: Y( g  V0 t4 a, z  \' ^
而pmos是那圈是已經跟body那圈接在一起了,所以我不需要動它+ g- ~2 A$ n& y4 `( s
* O8 p' U- \& |6 p- _/ a
在我最近下線完後發覺好像不太對,我把nmos flatten掉才知道
8 s) n# h; [) I( {/ E9 V
; o2 _- u) q! C, I- Z7 N它叫deep n-well,nmos的body是p型,那我還把deep n-well接地
! L( P6 z4 d7 t0 v
$ k* S; F4 Q8 ^3 O% s$ d+ j5 i* {那不是有可能順偏,我電路中body都跟source接在一起,而我的電
: D4 i; ^% c5 }# y7 K6 f. B  F1 F! |$ R2 c% y5 V2 V
路中source又不一定接地,那這樣子我的電路很有可能不work嗎?3 F/ K% v0 n$ j0 ]6 s# s; b" {7 Y
0 Q; D# t# h# m+ A! v: O. W+ D
deep n-well是一個電晶體配一個,還是整個wafer配一個,若是整個wafer1 Q) L+ l& p6 J) g! C2 J+ B

- l2 F  B' G  z1 n* t1 d) v# i一個的話那我叫出電晶體時怎會最外可以讓我選擇如何接?5 P3 F% M$ j/ Y& H# X# _  W4 O

7 v3 H6 r9 W" D1 _" s! N$ `那deep n-well我該怎樣接才對?1.與body接在一起2.不要接(浮接)
' s7 c8 Z8 u4 v) Z. F4 Q
/ p* w8 H: f" r7 l. U3.接到最高電位。那種方式會比較好,而一般會用那種方法?
% Y4 j- W. z# i' X7 {0 ?  `+ }' Y- ~) z
而我所使用的是.18製程。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂81 踩 分享分享
2#
發表於 2009-11-22 16:24:00 | 只看該作者
我把這一篇推上來,因為我也有疑問,
$ v! N2 L& l( |/ ?2 I( f過去其它製程剛好沒有deep n-well ,現在用TSMC.18的model發現有deep n-well ,& I* H9 @  J7 u- j6 \- V
上課的時候說過這樣把所有的body都分開,所以可以單獨mos的s和b端接在一起,2 E1 W  |& v  S6 v3 K0 G  J
可有違過去的經驗,雖為了怕bodyeffect而把sb端相接,9 L0 D' i  X! H0 V- B
可怕latch-up,所以把b端都接最負電源,  ?6 V, [" ?9 i7 q
如今.18有這樣的製程設計,是否表示可以把sb端相接 ? 只要外圍有deep n-well ?
8 w" G8 ^4 R- r2 m+ |/ z有先進可以回答嗎?
3#
發表於 2009-11-24 15:33:56 | 只看該作者
Deep Nwell就是为了实现sub隔离用的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-23 05:32 AM , Processed in 0.150000 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表