請問SSCG PLL如何設計??

brighton

最近剛在學習如何設計SSCG PLL, 有些問題想跟諸位前輩請教一下
1. Modulation profile 如何選擇?? 三角波 or sine-wave or ....
7 z6 j8 ^# d0 Y" v$ v4 ]2. Modulation frequency, amplitude如何決定?? 假設展頻的幅度是+/-1%, 那相對應主頻的power spectrum可下降幾dB??
8 P+ e$ s6 X2 x( H有沒有相關資料可以參考, 謝謝

finster

你可以去IEEE搜尋一下就會有相關的paper和介紹
基本上SSCG with PLL的架構並不多,主要變化只有兩大類,一是從CP with LPF著手,另外一個則是從POST-div著手
& o) a- L: z; N7 c1 R  F4 c& }: e+ f至於modulation是三角波,還是sin-wave or ....,我印象中在IEEE中有paper比較過各種modulation的效果,不過,那是純理論的paper,你可以用關鍵字搜尋一下,一般來說大都是用三角波作為modulation,原因是電路會比較容易實現
' w9 p# C! U0 e7 W3 a另外,Intel也有幾篇介紹SSCG with PLL的文章,你可以用Google查一下,大概有十幾頁吧
最後,你也可以用SSCG這個關鍵字查尋相關產品資料,有幾家國外公司都有介紹

taofeng

考虑到peak power reduction和design cost, 一般选择三角波调制！
0 H; W" U4 V+ }7 V& Z! I% F
* E0 h" \' B3 a- H. n, z可以用  20×log10(SR*N*f/fm)来计算discrete peak reduction. (SR is the spread ratio, N is the harmonic, f is the fundamental frequency and fm is the modulation frequency).
* b, R% V7 P6 j4 A
' e: B$ Y% K) c$ `  s$ z" y可以大家一起讨论一下！

taofeng

那篇比较不同调制的是在 transaction on EMC上

brighton

感謝taofeng的分享,有關公式20log(SR.N.f/fm)的部分我想請問兩個問題
1. 有相關的文章可以解釋這公式如何得到??
) M7 c+ a8 m" [2. 越高頻的harmonic, peak energy reduction越高, 這是為什麼呢??

afor

剛好碩論是做SSCG
1 S6 D, B; k. P8 ?Modulation profile 一般要看應用系統的規格，不過最常見的是三角波調變，因為是線性調變，且較易實現。
9 z3 r4 S3 _4 T: \& ^7 BModulation frequency, amplitude也是要看應用系統所要求，規格是拿來跟人比較，若沒有照特定商用規格(ex: SATA)就看一些paper，看一般規格大概是多少。