跑LVS如何忽略dummy

w765432001

目前是用cadence來跑DRC、LVS等模擬，
而最近使用新版本的rule與新版的calibre，
原本畫的dummy(如附圖)
在mos旁加上同樣的poly dummy，
: K7 g# z: p0 b卻會被判斷成元件，
3 M% {( a" R! G) ?4 T+ P% M而爬文後了解可以從lvs option中設定或是在電路中加入dummy等等的方法，
, @5 c" A; R1 w! S4 t" P
# ^  p- y1 M# L想請問若是要在lvs option中設定，
是需要設定哪些選項，

懇請賜教，謝謝。
% u, i' a* z, S  _5 I( D4 g6 r
8 }" O# M9 u8 m7 U

clarkhuang

應該是要去了解 COMM. FILE 如何定義DUMMY  

3 S3 W! j' C9 O2 n8 B! o照他的方式畫 就好了

w765432001

剛剛從lvs option中設定filter
" O. \+ a2 Y2 G: \$ J* C
後來跑lvs驗證無誤，

0 W7 B( R' @/ p. `6 t1 o! }. R' D' c暫時ok了，

' K6 U" M: d( I感謝大家提供的意見，

昨天有請教dummy的畫法，
8 G3 {2 [, j) g# S3 U
/ j% v2 k( q' \. ~5 Q% o  G$ m/ p不過要符合rule似乎要把poly dummy也要接到節點去，
2 x" t' H7 X- V
; r2 u# \  }% i( I# m( {; ^感覺似乎會很複雜，這我還有待考量。

1 M3 G/ U, o3 ^% {而目前從filter設定忽略dummy這方法是可行的，
+ `9 e# M& z) f! F
我是設定如附圖，如果有相同問題的可以試試看。
5 W6 y  I3 L9 }
) Y" y. y* n9 [( l5 l8 x2 K如有任何意見也可以跟我討論~~

& G( ?6 H2 C  V, Y. r/ ?5 S- S

hyseresis

如果電路上允許,也可以把G,D,S都街接成一個節點...
這樣就會辨識成一個節點,
& B0 Z0 O5 O% |如版主的layout 圖,dummy沒有contact的那一邊可以打上contact跟dummy的G跟share的那一邊接一起,當作一個節點...

pph_cq

虽然lvs是ok了，但事实上dummy的地方确实会有元件的存在，会不会有不良的影响？我还是比较赞成4#的做法。
/ I2 g1 i4 L( q7 k3 M
4 [" O2 b2 T: Q% R7 S+ ^[ 本帖最後由 pph_cq 於 2009-8-6 11:57 AM 編輯 ]

clarkhuang

我覺得還是用比較正統的作法比較好  
8 h0 J& Y% h  S0 B/ y+ G
3 o. l# {- e" U: Z/ m9 m不過我門公司 是用跟4樓的大大作法相同

忽略的話可能會有其他不確定因素的存在

cas

good.....but floating drain.source is unpredictable point in circuit

fuzzyer

SDG 都接相同POWEＲ 即可!!!!!!!!!!!!!!

gcd68388

它每一層有面積的限制,所以必須遵照他的限制，不然會一直出現面積的問題,DRC LVS就不會過。

fabc

还是要求designer把有的dummy器件加上，这样存在的寄生效应也能仿仿，另外将来debug也能发现这边有个dummy  device,省得到处找器件。

jkchien

我在layout培訓課程授課內容會提到

驗證DRC,LVS,ERC等等，不可以輕易的作option mode changed.
1 F! d( f' n) M9 S除非你是非常清楚option mode changed 對電路與晶片的影響。
( T1 ~' e3 \; m0 a7 b* s否則只是為了pass DRC,LVS,ERC check 就擅自修改option code，很可能會帶來嚴重性的良率問題甚至引起noise and latch-up或是failed
特別是和電氣特性有關的ERC，layout的幾何圖形是一種電學的呈現，端點電位飄移就會嚴重影響電路模擬的正確性。如body-effect, Vth 飄移, switch point.......
3 a, T- G+ }0 ^$ E
1 e- k2 W/ a0 _佈局工程師必須要解製程技術與電路設計原理，然後再多了解驗證工具的command file使用指令與寫法，才能做出決定。再未充實能力或是沒有把握，請向主管回報，由主管決定。

dysyase

認同樓上的~不要亂改的好~~LVS只是用PC去做CHECK~不能為了~PASS去做~要合乎~LAYOUT~規則~

zhifj86

楼主dummy应该将gsd三端连在一起的~

juro0827

新手來聽大家的意見~
3 Y) [% T  Y$ h0 f8 P( V(努力筆記)

winch0502

來吸收知識的~謝謝分享 感恩

yuany

为什么有这样的dummy管的啊???

shmiyi

請RD在電路上加上DUMMY的部分
. }% a1 X1 M5 \2 P& L( Z一來可以讓RD決定電位(LAYOUT只要盡到完全告知)
二來有漏電也才知
* @2 p8 p" M; y- D+ `' X三來保護自己         
7 p9 q1 X9 s; _" y) a- A四來出包不會黑
五來日子好過點
# }( N' B9 R4 N+ s0 l' u  x# K* p1 D六來有這麼多好處,還不去加

xuguishuang

dummy mos一般应将mos三端short接在电位上

A52030999

完全同意17樓大大的說法~~~
* x8 B8 h0 h+ q* f# l各人造孽各人擔~不要輕易冒風險

semico_ljj

S,D,G,B都接在一起就好了！