請問D flip-flop與TSPC間差異性

e2000

爬文發現暫存器方面比較少資訊
5 j1 O; n# J! P" P, {2 a目前在高頻電路像VCO，PLL方面的暫存器好像都是使用TSPC，那一般邏輯閘組成的D型正反器與TSPC之間的差異性在哪裡呢?

小朱仔

簡單來說就是速度
7 H# p  i) `) l  Z- O一般PLL或VCO所產生的震盪頻率動則M或GHz
一般邏輯是無法轉換那麼快速故採用TSPC架構電路設計

e2000

那如果這樣子的話大家都採用TSPC應該更好，除了邏輯閘組成的正反器有兩個相位這個優點，速度以及電路速度都是TSPC佔優勢的樣子。

gyamwoo

除了速度之外，POWER也要考慮進去。因為速度高，POWER也會大。再說TSPC是動態邏輯，POWER會大很多吧

juses0812

速度是最主要的考量! charge 可以快速累積導通! 其他type 好像沒這麼快!

e2000

所以使用邏輯閘的D flip flop到底好處在於哪裡呢?我怎麼越來越糊塗了.....

afor

在低頻時用TSPC 當DFF 會有問題
" J7 l; g/ j! \$ q7 _* d6 q  m! I. t1 E記得在MHz以下就沒在用TSPC。

semiartist

除了功耗外，面積也是一個考量吧？


: S& V" }" v6 G2 x* ^系統字數限制好煩人。。。。。。。。。。。。

rossbug

TSPC的電路速度快(只有三層)，但是需要漂亮的時脈，否則會錯，還有MOS的大小有時也得注意，有時TSPC會用在PLL的除二電路
/ k! o; _% s, O8 z) }D-Flip flop 較robust但是慢(delay 大)
3 o" K  `! {# D$ s- Q/ N
: X) V6 D: w- x[ 本帖最後由 rossbug 於 2009-10-29 04:25 PM 編輯 ]

雷迪斯

又學到了一些東西
最近在做PFD也在想這方面的問題

jameson2

沒錯，低頻時，TSPC的DFF銜接就會出問題囉

jameson2

沒錯，低頻時，TSPC的DFF銜接就會出問題囉
$ O! ?0 r- h9 W4 Q; U功耗問題是可以改善的，可從放電路徑著手

jameson2

沒錯，低頻時，TSPC的DFF銜接就會出問題囉
8 ?' h) O# V/ }; w/ G  ^7 r9 b- n功耗問題是可以改善的，可從放電路徑著手

i100179398

是不是比logic gate 組成 的靜態power還要小  但動態power 要來的大 (大很多?)  
% E0 z$ f0 @4 XPower_dynamic  =  a * C *(V^2) * f  
靜態power小 是因為 mos 比較少顆而工作電流較少 ?

james5168qoo

学习一下学习一下学习一下学习一下