關於Latch-up及Floor Plan 的問題

bear123

請各位大大們,幫忙小妹解決一下疑惑,恩感.
0 L9 J( N* p8 q+ s1.為何分別在pmos及nmos各圍了guard ring後,可降低Latch-up呢?
) ?! h8 m! B' `5 [" H( t. C2.在混合電路中,要如何Floor Plan及注意些什麼呢?

白痴

1. 這樣可以增加放電的路徑
2. 依照頻寬的不同跟負載的不同而不同
在高負載的時候會增加noise並且回饋給power然後依此循環
可以用增加小電容的方式穩定偏壓
- y2 ^8 q- p* L) X. ^3 d低頻寬可以放較多面積的vdd, vss , ground, 這有兩大類的作用
一是增加電壓的穩定, 另外則是當做雜訊排除
高頻寬就相反, 類比信號的周圍最好不要有around ground, 會有漏電容, 影響頻寬, 雜訊過大(高頻的點太高)
" f7 f- I* Y& x2 [數位的第跟類比的地要分開處理中間可以考慮用cmos或mos來連接, 一方面可以控制電流的流向, 使兩者信號不至於回流
壓降也小, 總而言之在低頻寬的類比電路不同於高頻寬的類比電路, 很多觀念有時候是相反的

lnxmj

latch up 本质上是pnpn ,解决办法主要有2个，减小压降和减小寄生三极管的增益，你画下剖面图，就可以明白在pmos及nmos各圍了guard ring後的意义了。

pyi_dann

加Guard ring 是避免漏電流使得電路導通而照成latch-up