有關於spectre(沒有其他的tool)上用verilog-a作reliability simulation

babula

請問板上大大，
0 L$ T: y6 P1 {$ h小弟現在想要用利用verilog-a module,
$ L2 t( Z8 Z" V6 ~5 R* o把 model card 的 某些 參數作 time dependence的變化，
在跑暫態分析時，希望在跑的同時可以因此看到 參數隨時間變化 ,對電路output的影響。
算是作reliability simulation。
可是小弟自己試了一下，用verilog module去refer to builded-in device model
在跑暫態分析開始前就會把model參數讀入，然後就跑到分析結束，似乎沒辦法讓它在
中間有變化。至於直接用behavior 的方式，由於equation的參數太多了，變成我要
把model card的參數一個個直接key in ， 也沒法完全和內建的model一樣所以就先不
  {% r2 m, F( j( H% Q& X考慮。不知道板上大大有沒有idea，謝謝

_Ryu

要是我的話，我會試一下用clock信號來觸發。
5 r$ H% l8 k1 d$ h2 U9 j; V例如，對clock計數，同時改變參數。不過這不是連續的。

chungming

嗨  大大您好
1 n5 I) w3 d+ J5 H5 i% i/ A; R您的想法非常有趣哩
我在模擬電路也常遇到這種狀況
6 A3 X5 b( J$ O9 U7 ^( g& p; W希望參數可以隨著溫度變動且做tran的simulation
! i' z# J7 }+ w9 i不過一直想不出來該怎麼做

就我所知spectre或是spice要做tran分析時
spice會將元件以"大信號模型model"取代
7 t7 F* N- h0 U  j/ \% C1 U這時model card的參數會被帶入到此模型中
6 F2 M, M$ n) w$ W2 Z/ u/ {- b然後依此模型做時域的分析
9 p4 X) m6 R9 ^* i( h+ Y* W' r那想當然此模型一旦被決定後即無法再以另一模型取代
想想看如果突然改變一參數帶入  則model將不連續
不連續將造成transcient不收斂
亦會無法得到結果
: e. u3 M) u/ a6 |% {! I/ p, [
) M$ k# i  v: o這是我的猜想啦...........
我也是一直想知道有沒有其他方法可以做到
verilog a 我用過但是不熟........
溫度隨時間變化在業界其實常常都會碰到(甚至可說相當重要)
  y; L5 z. L/ C( h- P要是可以輕易達到
我想spectre和spice沒有理由不去做
  `7 v/ O, e1 I( ]8 F- k應該有它困難的地方吧~!