|
最近使用TSMC .18製程畫layout
" }- T% O% X2 }) F5 x0 f' L使用PDK所叫出來的RF NMOS最外面那一圈是deep nwell所拉出的& O# n$ x4 u9 ^- R5 c1 A% \3 h
而裡面那圈是接body用的 我都是接到gnd3 r7 p$ v' E8 t5 F9 D# j
6 O) N" [$ W) c# v0 h因為先前看過幾位畢業學長的layout
3 u2 o) R7 E8 R0 L# V0 g, ^! a他們最外層那圈都是跟body接在一起 也就是接在gnd% S1 P3 H, l( m# d, u4 x. B
不過照理說那不是應該要接在VDD嗎?
0 \) V7 S6 M* B& C( F) ^+ c如果是跟body一起接 layout起來是方便多了
. f' [# c% [! j0 J& K) y- l因此請問一下最外面那圈應該要接到VDD還是gnd比較好
1 m7 M, F. t6 c8 a. q. v但如果接在VDD的話 是否最好另外接到另一個不是該電路的VDD" H. I8 F# \% u; `+ l
而是另外一個VDD比較好
. p' d& [" M7 ~2 U( X+ o2 J; {/ |! ?9 o0 k8 A- |- B
謝謝 |
|