希望大家可以來看看 謝謝!!

rap77520

小弟是新手發帖 問問題!如有"不禮貌處"請"多多見諒"!!
7 \4 v- G+ v. A9 C5 T想請問各位 就是 chain inverter來推動電容 的每一級的W/l比例 是由
f=(cl/cg)^(1/n)來決定  其中 cl 為負載電容 cg為第一級輸入電容! 問題就是 Cg 該用什麼方法得到???
2 K- ^+ ~0 [' J5 n有人可以幫幫我嗎?

hyseresis

如果 cg是第一級得輸入電容 ,可以在HSPICE模擬時下語法得知電容值
或是用手算得→（2/3)*W*L*un*cox 或→（1/2)*W*L*un*cox
5 g& `! r; ~! g# ~! L$ }$ P下語法可以在.option 後面加上〝captab〞,由此可以知每個節點電容值

rap77520

謝謝hyseresis大給的ANS!
就是 我照工式推出來的算法 假如 tapered buffer 每一級的比例為 1:2:4 但是我把它變成4:2:1這個結果它的TP 更短??這是為什麼呢?

g9664414

1:2:4 delay=大+大+小
4:2:1 delay=小+小+大
5 ^. }5 }4 y7 r3 f
! I) P; K& Y$ ~/ F8 A所以tp有可能因此減少...我猜的!哈