请教两个clock data recovery电路的问题

donlion

1.为何需要两个loop？
2.为何要找出data的边缘转态点，cdr电路中的pd与一般的pll中的pfd设计区别表现在哪里？

areutheregod

你可以的話，先搞清楚何謂NRZ訊號，與一般時脈訊號有何不同，
4 l( |7 h  i+ C+ @6 E8 [4 t
" Y# Y5 ~9 [. u, V因為NRZ訊號的特性，PLL的PFD會抓不到轉態點導致發生錯誤，

所以要分開成PD和FD，也就是頻率相位分開討論，所以要兩個LOOP，
+ K; y  r. h! }( s$ K- _
在思考一下吧，這是最簡單的問題，連我這個初學者也能回答。