關於SpectreVerilog的問題

squirrel316

最近利用cadence的SpectrVerilog來跑mixmode simulation
首先我的verilog file先只跑digital的simulation
搭配上test bench後 用nwave看到的波型是我所預期的
然而我將其拿到SpectreVerilog去跑時
將input如clk reset等input訊號換成真實的類比訊號
% @8 b5 v( X4 Q並跟當初跑testbench所給的訊號盡量一致
3 W% @& ?+ \. a4 U0 G/ H如此去跑mix mode simulation
+ p, v: |1 E# z( D發現跑出來的波型蠻詭異的
有時候clk給太慢時 他出來的波型就錯了
+ S: J1 n5 l  J; K( x0 B& i# `clk快一點的時候反而是正確的
我的verilog file還尚未synthesis過
* ]6 X0 ^2 j1 I0 z' U照理跑出來的訊號應該會跟只跑digital模擬時一樣
' e; ^9 {. [9 h然而跑SpectreVerilog卻出錯
請問一下這種問題該如何解決
: D! _9 q1 }8 q* h* ]5 N" o謝謝