關於SpectreVerilog的問題

squirrel316

最近利用cadence的SpectrVerilog來跑mixmode simulation
, k3 U9 b; _* U( g/ D( m首先我的verilog file先只跑digital的simulation
8 }5 E: i3 D" i搭配上test bench後 用nwave看到的波型是我所預期的
然而我將其拿到SpectreVerilog去跑時
將input如clk reset等input訊號換成真實的類比訊號
" d$ C2 A# I. m+ P$ |並跟當初跑testbench所給的訊號盡量一致
: Y7 _/ v+ R" ^0 w如此去跑mix mode simulation
發現跑出來的波型蠻詭異的
有時候clk給太慢時 他出來的波型就錯了
clk快一點的時候反而是正確的
' l! N; X& B  c3 V5 h我的verilog file還尚未synthesis過
# J" y1 r2 `# ]: T; x2 F照理跑出來的訊號應該會跟只跑digital模擬時一樣
' L4 j+ Y9 t3 |' A然而跑SpectreVerilog卻出錯
, }* o/ {7 {! P- H請問一下這種問題該如何解決
1 w2 D" Z4 p. U4 ]! }; W. h5 g2 W謝謝