Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9560|回復: 9
打印 上一主題 下一主題

[問題求助] 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-27 14:03:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
不好意思~~想要請教一下各位前輩們~~
8 G& x8 c6 z) q, P7 I, s我所使用的FPGA晶片是altera的Cyclone系列~~~3 m* ?, w2 I1 g+ l3 A, v" ?: n# j
我現在遇到了一個問題,就是我電路板的input clock是48Mhz,但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~; k6 \" x2 `! H1 l! r! U3 j4 k
我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已,明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~8 J( A0 y" Q" _; j: ]* x5 k
所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-6-2 15:12:54 | 只看該作者
第一個PLL 做一個100 MHz的頻率出來: K2 R, }$ M5 ]$ P9 V8 ^  u) Q
第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
3#
 樓主| 發表於 2009-6-2 15:37:35 | 只看該作者
原帖由 topplaza 於 2009-6-2 03:12 PM 發表 % v- u( P4 i/ c, s, U; [; U+ \
第一個PLL 做一個100 MHz的頻率出來$ X& d& V4 j2 p4 j! T
第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

# k+ V) R" ]) O0 @+ B0 t$ s2 D
我試過這樣去做
$ L9 h7 Y7 n" v6 h但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
( q/ \# ~" b3 ^0 e而我電路的外部輸入頻率只有一個48MHz而已
+ R- }8 ]. F0 P所以沒辨法這樣做/ b5 w9 J! ?3 y& O, z' h. [% i% i

3 V; U2 Z0 O: ?, A: {- f而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制( Y4 T/ w! E8 ^' q1 D1 V6 q
只能做1到32的除頻跟倍頻
8 {: A: ]) ^4 W, J3 U" X. B所以照您的說法下去做也行不通
, `6 t: H! `( l. @. o* x1 G# l( X/ \9 o( f2 q: r' Q- k
不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
4#
發表於 2009-6-3 12:02:34 | 只看該作者
这方案怎么定下来的?! j  Y& u; w4 M% y' W
很难想象哪里有这样的应用,输入48M输出48.3M% i5 i! ]8 D) ?  a
要锁频吗
5#
 樓主| 發表於 2009-6-3 13:02:38 | 只看該作者
其實原本是要求要做遞增的
+ F9 V) D1 V# X: Z輸出頻率由48MHz開始增加/ j+ B( \+ z/ V  m; E# C9 u8 I
一次增加0.3MHz直到63MHz為止0 G! t" D4 n5 E4 \: |3 I4 x, \6 b5 s" w
但是我現在連48.3MHz都做不出來" |" L, l3 P! i# _
所以才會上來問問看有沒有人有什麼建意
5 Z. f. s/ G( l) S$ q7 a+ G# H- ?, t5 W9 |: ^. W3 D  i( a
[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
6#
發表於 2009-6-3 17:16:27 | 只看該作者
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表
7 o5 B( V% l1 O2 l) ^( r9 X# }( m/ y0 M& V0 Y' g/ I4 i" v, H

8 b  x, }* c% g* ?$ O& u) r我試過這樣去做
, A  q! a  @0 V+ {2 Y6 \但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
2 }5 ?. y/ G* R4 F而我電路的外部輸入頻率只有一個48MHz而已. ~3 q! D9 q0 e/ |/ |' k
所以沒辨法這樣做7 H5 d8 N1 j7 G

9 ^7 `7 K6 K; ?; B; W1 m/ L+ {而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制
/ j3 Q) Y, N& w/ h只能做1到32 ...

3 H3 g. i. J1 q3 S" o+ N9 m; u/ H! A1 }
" ~9 L* ]0 ~( l2 t* \可是我試一下 Cyclone的PLL是可以做到啊!
: I# |9 V( ~* j2 y9 C3 ^+ YPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
7 R7 z* Q7 ]/ ~# {: w8 t你是在合成時產生錯誤訊息的嗎?
7#
 樓主| 發表於 2009-6-4 09:50:32 | 只看該作者
原帖由 topplaza 於 2009-6-3 05:16 PM 發表 6 X' h' _! l7 |

0 S* s. W* S8 d( S9 o
9 x8 b6 }) B+ p! ?, ~: }7 L: i9 ]可是我試一下 Cyclone的PLL是可以做到啊!0 n; t+ t7 z, G$ s" k5 J( v; i
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
1 L" i4 o# M0 ?- Q$ _4 B8 j* w你是在合成時產生錯誤訊息的嗎?
5 U! g! W" u- @. {

& Q) n( ]# n% S8 _我也試過你的做法,是可以設定一個輸出48.33333MHz
. }+ {6 _4 y3 c! E! I# U但是我compile到Fitter(Place & Route)的時候就會出現ERROR
% O$ M: V) a& Z6 N" p$ N所以我才會上來問問
8#
 樓主| 發表於 2009-7-3 14:34:39 | 只看該作者
問題決解了) D) A6 v* I4 P1 |
謝謝各位的幫忙1 y. C' [7 z3 ~- ]
最好還是使用counter來計數  ^! M+ v* U. E% n3 D$ J( V+ i) I
不使用改變頻率來控制了
2 l3 O. \2 v: x, u然雖同步方面算了很久才達成% G2 Y  B/ F$ @  s3 X. [, Z
不過總算是完成了
9#
發表於 2011-12-29 17:59:36 | 只看該作者
回復 8# tmwcndjjmj
  w% i$ o, N# x. h: ^, w
3 w, s1 y; ], a: z$ l# \% N* \: t8 Z
/ S6 N7 a' y: {土法煉鋼    ? 辛苦但直接.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-12 01:28 PM , Processed in 0.171601 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表