Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9430|回復: 7
打印 上一主題 下一主題

[問題求助] Fold cascode OPA設計問題

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-22 11:14:37 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
各位好:
+ k- K% f- B& P3 P% P  我想從數位領域轉往類比領域,所以我練習了這一個fold cascode OPA(圖一),我有看過
1 g! j# o$ H. u; `, v此網站的有關fold cascode OPA的討論,聽從建議我先設計bias電路(圖二),有了bias
! e6 D5 l- u$ ?% m* P/ e電路後,我想因為此bias電路也是cascode架構,所以OPA電路的cascode架構中的mos w/l比
, V% \% ?- V1 m應該要跟cascode架構的mos w/l比相同,如此偏壓才會使所有的mos都在飽和區,請問我的想
& Z! n+ u9 O* @) E( r1 H法是對的嗎?
4 O2 W. [3 E5 E8 v( V0 |7 {. E還是bias電路負責產生電壓,OPA中cascode架構的mos w/l可以另外設定,只要bias電路2 Z1 i' h4 s- Z* k9 ]
產生的電壓能使OPA中的cascode中mos都在飽和區就好?2 q, N5 Y/ {, d  c2 k/ v
8 w* o1 O7 y0 x  q& a$ x( O; _
此外從佈局觀點來說,bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局?5 j5 v0 }, T6 x9 z
(對應例子:OPA的P0,p2對應bias的p0,p3)6 C! b& g3 a% Y/ |8 U
還bias的p0,p3做同中心佈局,而OPA的P0,p2另外做同中心佈局?
9 O' o5 Z, `) r. T! u謝謝# z7 E+ U3 W' B$ S- w

& \5 v: g# k" C2 {( B# j6 W3 V% @[ 本帖最後由 jerryyao 於 2009-5-22 11:26 AM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂1 踩 分享分享
2#
 樓主| 發表於 2009-5-22 16:03:03 | 顯示全部樓層
For  seanyang1337," @9 r* L3 u! H  J$ V; s
謝謝。
, B! ?7 u) @4 {! S+ v* ?8 w8 n& ]( VSTART-UP 電路我會加,因目前我的重心的OPA本體,等到完成後再加。' r6 [6 E/ D, C0 c
其他的部份確實有問題,我會修改。
) Q1 E1 J* H% Y$ P* F' Z0 G+ N# [0 @$ h# @" [6 S: H
不過電路是不是錯了,OPA cascode電路的current mirror是不是要在PMOS那邊,而不是在NMOS那邊?7 k8 C5 ^) C& b6 h% V
我有比較我手中的類比IC設計的書,allen和zaravi的書都是在PMOS端,只有9 V) w1 f1 O# C( n9 R
baker的CMOS curcuit design,layout and simulation是在NMOS端,是baker錯了,還是都可以?
+ j# C! v  H$ C) K' n7 A謝謝
3#
 樓主| 發表於 2009-5-25 10:35:27 | 顯示全部樓層
關於current mirror是在PMOS還是在NMOS處有人回答我是沒錯啦,只是大家比較習慣在PMOS處。我跑了模擬好像都可以,只是不明白為何current mirror在PMOS處的CMRR是負的,如圖一,如果current mirror在NMOS處的CMRR是正的,如圖一上下相反的波形。
/ n  H' N' q+ ]. r1 j% X0 ^9 q
$ k9 O$ }, G4 N- E% D此外我將此OPA接成反向大器,圖二,其中:! i5 Z4 _1 I$ B2 R6 p' j' Q8 ~
rf : 10K9 E+ g2 R. d  Z! O! [
rs : 10k- H* j& E! d$ G9 a0 r7 L2 Y1 I
vin : sin(1.65v 1.65 50k)* L% Z" m, r7 A4 d9 I! d
vp : 1.65
& F+ t5 T- y3 e7 z模擬結果如圖三,請問為何vin在1.65v附近時vout會出現怪波形?
5 u' \. U+ {! R1 F- O4 O5 XPS : OPA的尾電流為20uA,而OPA cascode的電流都為10uA& B  [* b, b- b8 h' M
  新電路如圖四
# ~- C% k: B: A! x" M! }7 }謝謝( B3 I6 R7 E. V1 [  g7 C0 F
) G' Z* F* u. c' d- A: K
[ 本帖最後由 jerryyao 於 2009-5-25 10:39 AM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
4#
 樓主| 發表於 2009-6-8 10:11:47 | 顯示全部樓層
原帖由 li202 於 2009-6-5 08:34 PM 發表 4 W( e# x- |9 J3 o
反向放大的Vin與Vout相位也不對~~~~8 c2 C. \% N, k3 ^# K- p9 N; |0 z
! L4 v8 S" a+ D- @
你的偏壓電流不足以提供電阻的電流4 u: O$ X& Y+ e- J2 T0 Z) v3 z( E+ M
1.65v/10k=165uA>>10uA
' |4 X) A0 G2 N只有在交越點時,電阻電流夠小,才正確顯示輸出與輸入波形關係9 W1 r" o& K; |7 z% M5 v

1 h  H7 k8 I+ m) I3 e不知道你的CMRR是怎麼取出來的- G7 p- M$ r( F) R5 J6 [8 t, ]
可以將BIAS的電 ...

& Z) u: e$ w" s5 ?1 L$ v0 n0 |2 o% D( f- B$ Q
終於有人回了,謝謝我知到了,我會試一下,下面是我的spice deck for CMRR:% ]; I" [9 l* i* j2 R  U4 }
.param vdd_p=3.3
; {6 G5 H! e8 F! |; n2 L/ w% X1 e6 Svdd avdd 0 vdd_p
3 w6 x9 K0 u* b0 R/ {$ H+ yvss avss  0 0
& ?! g7 ?- G" |/ VVM VM VP dc 0v! M5 f3 h1 n% x, \% B6 a* _8 W7 @
VP VP avss dc 1.65v ac 1v3 o5 i1 k/ w3 r! P
* instance of top module                                                      */ K. x2 r0 v- _
( a. U  t* n$ a$ }5 q( ^5 @0 @
x1 OUT VM VP OPA
7 |' b* \3 H5 H7 d3 o3 l% d- ~5 q3 f$ N+ P
* Sweep & Analysis                                                      *
- l( q" U6 g* m! R% j.op
0 v$ @1 g$ ^  S.ac dec 100 10 1000meg2 V& k; L1 ^! J$ N2 k% ]% M
.probe ac cmrr=vdb(OUT)
+ j# r  G4 F+ c: a相同的碼跑出一個整一個負得cmrr,我後來有用allen的方法(圖一)跑出來的CMRR還是負的,請問CMRR是負的對嗎?

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 09:50 PM , Processed in 0.106513 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表