|
想請教各位前輩
+ u& {( c: U2 U9 f- K- X0 ^在 DAC 之中 Glitch Energy 這個效能參數的意義
: h- I+ N2 x5 ]5 [每個人的 DAC 電路中基本上都會有 de-glitch latch 的 subckt
# J7 H K3 V& w" P7 z例如說 switch 的交點 要上交叉(for NMOS) or 下交叉 (for PMOS) ( Y1 C# o& K) I, r/ B: U* ~
此目的都是為了 避免 glitch 的影響
2 C: V+ Q4 j$ Y" {% u, T+ x3 T但,若就非高速操作的情形之下
+ P- u, X' g# \+ H在sample data 的時間內,若可達到穩定值 or 小於 0.5lsb
- P: I1 u L$ i a: E" `( D那 glitch 的大小是否就可以不去考慮了? t( n, o, O8 n
是否只要以 settling time 為依歸即可, glitch energy 參考就好了
/ j, Q* _0 Y* p3 B" ]' Q
0 ^9 D- V. T1 j此外, glitch energy 的計算方法是在 error band 上下的面積互消& C2 z5 ]& o- {' K4 L- H! L
如此加減,有可能得到一個小的 glitch energy
" t6 p. [" r+ t( c# `但是輸出訊號仍極不穩定9 \0 f3 ^* c( ^
那這樣的定義又是為何?
! U' c/ h6 ~- R3 h- G
) m" x3 D+ u7 c1 {8 g看到有人說 glitch的大小會影響到 SFDR
: k9 n2 P x8 [6 N我認為一樣是和 settling time 有關4 a2 k3 J0 y3 H7 c
在穩態時間內,若無法達到穩定值* R5 e" ^7 N7 k: m( E6 i% T/ }- A
那麼就會變成頻域上的 harmonic tone
$ p3 U7 S9 ^0 P+ p是否是如此解釋呢?
5 L* _' T! X) u3 v9 |, @/ _$ @* _$ ?5 U1 i W5 F" Y
由於書上看到的解釋不甚了解
2 `" L; I- o8 T" C9 x. N- T; V所以請各位前輩指點,謝謝! |
|