想問一下DE2-70的問題~!

zero183642

我在試驗DE2-70的時候,發現有些範例程式在進行編譯的動作時
2 B1 P) m6 `( V' }9 h會出現這種錯誤

0 K5 B6 W. i; }, m, i" M2 eError: Can't fit fan-out of node DE2_70_SOPC:sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 into a single clock region

+ ^$ B" C+ F1 }# D+ h) J想請問各位前輩知道這是什麼問題嗎?因為我是要做嵌入式影像的,偏偏只要有關於影像的程式都會跑這行錯誤
影像的輸出源是 友晶在賣的 D5M
6 A3 h1 s" ?8 Q9 A3 IQuartus II的部分原本我認為是我軟體的問題,所以我又重新安裝一次
但還是會出現這種問題
9 C" h' b! m1 {5 L! }) i
: g2 L, k: A  {7 n" g; Q同樣的軟體我有去編譯另一塊板子的程式碼,是Stratix II系列的
是可以編譯完成且可以下載到版子的
所以想要請問各位前輩,這是什麼問題呢?

tommywgt

找FAE問吧!
我猜是FPGA內部routing resource的限制

) h  L, n3 e3 C2 u9 K小小的修改一下code應該就可以了, 但是最好是找個有經驗的FAE直接幫忙debug比較快...

zero183642

嗨..你好
對於這個嘛..
2 r% ]7 R+ x! R8 I1 G0 R# S我有直接寫信去友晶問了
只是他還沒有給我回覆
但這個問題已經解決了
/ M/ a) _5 ?5 u7 G我聽我朋友說他之前也有過這個問題
但是更換Quartus II的版本之後
  h8 c, J5 \# [$ ]: N就可以得到解決了
% ?$ W0 K) e" h0 [( Z* V4 A) I原先是用 7.2SP1
8 {/ t* l4 n$ \- _$ \/ @我看他用8.1編譯是可以的
( |& o# s  e9 e我現在更換網路授權版本9.0也是OK的
) ~( e* g: T- j雖然我也有去查Quartus help
1 D) ?9 d# ^2 t& G/ L但是程式是友晶那邊寫的,加上自己是verilog的初學者
所以沒有辦法解決這個問題ˇˇ
因為如果可以的話,我還是希望能夠繼續用7.2的