metal走45度角有什麽影響

sudaren

各位大大，請教一下metal走45度有什麽影響呢？謝謝啦！

shkao0201

1.減少銳角以檢顛電場強度.
$ [8 u2 q/ |& M# ]7 H  c' C2減低轉角處的電子遷移,增加可靠度.

veteran

走線距離變短，RC delay相對變小。

Veteran

ecalfs

reduce current density,減少電流過度集中在轉角處
' t9 Q% `1 G* V. J& M可提高metal 可靠度 .....

sudaren

謝謝！！！metal走45度對作mask有沒有影響呢？

semico_ljj

没有，可以用135度转角尽量就使用！

sudaren

这么说来，45度角很有优势嘛，为什么在core cell中很少用呢？各位大大，帮我解答一下啦，谢谢！！！

semico_ljj

在自动布局布线中，工具一般不支持

ponyshih

因為core cell本來就是用在處理digital signal, 結果不是0就是1, 不會有電流考量.
8 j% c* a+ L& E+ r1 K7 Y8 t使用在APR如果timing model不準, tool會自動加buffer, 這也不是metal走45度角就可解的.

sudaren

謝謝大大們的分享，感激涕零，在這裡真的能學到好多東西哦，尤其是我這樣的新手。

katherine

謝謝你們的分享  讓我學到很多  之後就LAYOUT就可以試試看

clarkhuang

只要你可以避免OFFGRID 都沒問題
  |* r' g: A( b
$ @9 T) {( Y" s) B! QOPTION  DISPLAY 裡面的  X Y 的spacing 大於 0.001 應該都可以 過  這也要看製程廠提供的RULE  你可以試看看

fuzzyer

尖端放電  在現在的process  好像比較不會有
  |" f6 Y5 q' r0 O0 @" S但是 45度斜角  有時是電流的關係

yytseng

45度角
1.DRC 檢查軟體運算時間++
2.RC Extraction 不準 運算時間+++
" K* l3 m) {# B& e& u3.P&R 時間 +++
# a' G$ C6 F; U9 _4.最重要的原因 製程良率 ----

Cadence在幾年前曾經被北大的團隊騙去搞 X architecture 最後市場 = 0
當年提出一堆"好處"後來證明是壞處更多
) _, \0 X7 ?; o/ s/ D所以 90度角 還是證明他的價值存在
: Z/ m  C' ~8 j$ r
至於上述的有人提到電流的 應該是指寬 metal 在 Analog IP 中使用的情況
而且要求低階製程使用 ;在45nm以下使用非規律的pattern 都是在浪費錢

katherine

謝謝大大的分享，非常需要，GOOD!~~~

clarkhuang

就這問題跟幾個朋友討論了一下

得到以下結論
7 c8 d  W1 C* S/ o: N0 T) J4 Y; w/ {
目前的製程技術已經到哪邊了???
你所需要的製程技術是否需要???
3 x9 c; @, p2 R" b1 k! PDESING rule  都會注明是否可以使用45度角使用
) f- X0 ?$ \* i
其實越先進的製程跟我們所LAY的圖已經差異很大了  

我們可能拉一條線  FAB廠可能就用了好幾層光罩圖 去補強

所以45度角的使用上也不至於這樣在意(高頻部份 我就不清楚啦)
- E  Z& X5 Q7 k+ J7 v1 j, D
$ K# B5 {  @; t6 H重點在於你的MOS對稱性 那是不會改變的

如果對上述回覆有問題請多指教  謝謝

雷迪斯

進來看一下
又學到好多事物
# j( ~* }1 w( P' N8 e第一次知道layout可以90度以外
謝謝!

tshiu

高頻電路才有差啦
8 i- ^8 ^( G; M  r. B" l; M* @我同學做SAR ADC因為速度慢
繞線其實有接到就好了
直角繞線或是metal太細幾乎影響不大
" X$ |" I- H3 R, P" N' x做sheilding保護敏感的訊號比較重要

ncLM

一般foundry的设计规则里面都会规定你可以使用的走线角度。90度应该更常见些，综合考虑45度的优势还是没有它理论上的那么明显。

allenapi

在 IC Core 裡我不曉得, 但在 PCB 上 45度轉角 對降低 EMC 非常有效, 由其是在高速訊號下, 降低 EMC的產生, 試想 你以高速跑步 要轉灣時 如果90度轉彎 你會不會 偏出去?