請問如何將VERILOG代碼綜合后 在生產HSPICE能識別的晶體管級網表

hvpower

我用VERILOG寫了一個控制邏輯代碼 ，仿真過了 現在想將其綜合后轉換為晶體管級的HSPICE網表 在HSPICE中仿真驗證，請問用什么軟件或者過程來實現了 是不是需要對應的工藝庫給的PDK？？
8 y0 h. o" b3 }
請大大們幫忙

cirand

可以在cadence的icfb中用verilog In来把gate level的verilog 转成schematic。有了schematic再跑hspice就简单了。

hvpower

請問ICFB能不能綜合了？？  綜合需要什么工具？？？ 我第一次嘗試做數字邏輯電路  請教大家了

cirand

ICFB 适合于模拟电路，以及手工设计的电路。
4 c: [) P$ H) q4 t! @5 f综合工具比较多，象synopsys的Design compiler ， cadence的ambit。