Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4429|回復: 5
打印 上一主題 下一主題

[問題求助] PLL的LAYOUT該注意啥

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:41:05 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
PLL的LAYOUT該注意啥PLL的LAYOUT該注意啥PLL的LAYOUT該注意啥
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-5-7 06:14:40 | 只看該作者
despite ur vco, be aware of the matching issue of ur pfd-cp.& |- j, F; n( i( E2 J
most dividers r now simply digital logic, so focus on ur vco, pfd-cp and high freq prescaler if u got any.
3#
發表於 2009-5-13 00:23:14 | 只看該作者
除了注意對稱性外% J, x: A1 A5 H2 M" X; x/ E' ?
pll是類比跟數位都有的電路。要避免數位與類比的vdd gnd混接在一起。類比訊走線不要被數位走線跨越之類的。
4#
發表於 2010-7-18 22:06:53 | 只看該作者
PLL( n( f- k& G  E7 [* ]

1 Y1 G9 i$ U; L/ X有很多數位電路' F: O: h* `& b* M, U

3 B* k5 u" ~' b- I# j/ Q" z和一個極重要的vco
4 S: M- Y1 d4 k2 e
4 e- |+ s; T, U可以說是每一區塊都會個別影響!!
5#
發表於 2010-7-19 16:46:49 | 只看該作者
主要還是Matching!器件,Ibias,Inp&Inn,……
6#
發表於 2010-9-15 15:17:22 | 只看該作者
謝謝大大的分享~知識因分享而壯大!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 06:29 AM , Processed in 0.099006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表