Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 19440|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]
2 |' u7 {, M* K+ l0 _看一下有沒有用^^
  x; J" s  m0 ~5 S我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
9 L  u5 U% x- }6 X$ S2 Z+ K& v
; B0 a& m- Z. Z2 Y所以建立過behavior model+ {7 c" P, q( n+ f$ j" s

0 l, ?9 o. ^, q5 e8 l: @; k0 D希望對你有幫助....
+ U6 {* F" K/ K: C* P0 Y: O4 R1 X* i9 Q
若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用" D9 G7 I/ r2 F* R7 B" I
http://www.mathworks.com/matlabcentral/fileexchange/' q9 r6 z% f9 }3 X4 W
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!. C. E% O0 j, {4 n4 y

& H5 {  [5 J8 I; P, f  L  ~先抓來看看喔~8 e2 n6 y5 I1 E5 v1 y/ C
4 j6 i/ r) W1 L
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」6 U& R5 x" h! p$ c) w6 ^2 e
裡面都有對simulink model 有所著墨。( g4 u# m1 Q1 U3 Y/ }: F9 Z
另外,我發現不只有simulink可以做behavior的模擬- s& E4 K( J- \% J8 i: \0 J
在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的, G4 n1 ?+ A5 [8 H. a4 r' c
behavior model喔!- B# h4 e1 H, w" I# I; L+ ]! ^, {

! n) p7 n  o; g3 e: i3 H6 w你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错7 E- P4 q' J7 K
不知道对你有没有用?1 b; u8 u9 y( P% I; T. y( u8 \* U: j
Analog / Mixed Signal Examples  E# U: p. _$ I, w. m6 `6 E; i3 W

, i& X' L. h4 f9 c1 W; w. zBehavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples3 U1 b& A. c( q1 v# l( j- b7 ]
3 G2 G$ D0 n# v( [
Behavioral Models of ADCs9 A/ f+ M% S' ]4 N; L, c
\ams\sampling\; sampling_101;6 t; s% F; |# M; `
     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    + ?6 f* h! @& v9 m2 Z
     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    ( F9 d# Q6 v6 \0 F: `% a/ F7 `2 o! q
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    2 Q0 G' u7 B) G4 G8 _9 f5 t. n8 s
  7 L: T! y9 `! f2 C' u' Y8 x; `
Behavioral RF$ e- J- J6 {% p; e" d
     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
  Z0 o( @' E" q1 T! C9 Q# r     6 W" R. T% y0 U2 g3 E3 @& ~9 p" V: A
PLLs
" p9 q7 A0 x; O$ u0 `# i0 P0 [     VCO with phase noise                                                              $ cd
) b" b3 m7 W' R0 V8 w" j     Pll  with freq domain instruments                                                 $ cd \ams\pll; - R2 i$ L  z$ |' `# k8 d
     Pll  fractional with analog compensation                                          $ cd \ams\pll;
& z" G# }# s+ ]' j2 v9 K. [8 x     Pll  fractional with digital compensation                                         $ cd \ams\pll;
9 V+ f& M9 x0 q6 l& }- L" n     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; . A* x% C- K+ ~1 y9 L2 e
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       : h3 Z# f% H8 p4 w+ {# u4 o1 b
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM
3 L0 N8 _4 X. J9 J" d
$ q- ?- T& r6 D, C7 i* R" o. o; n& y% u- |- E& A4 f5 N
    謝謝分享; W4 ~: f: @7 Y# n+ d! r
design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享0 ~$ c0 Z" [& D/ R0 a# ?' W
design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE) S% @; w( k. {' h2 e. e
才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM ( i. V: Q  e1 d

0 Q- h( g9 p7 H% }' t( B% p/ |8 @, v/ }5 k0 g# S
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-23 09:36 AM , Processed in 0.190000 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表