Sigma-Delta ADC 架構

kuohsi

大家好，
如果要使用于低頻輸入的Sigma-Delta ADC，
  Z" d* \4 S8 W3 M' B9 M我使用架構是single loop，
0 g  D6 P5 a6 O* Q& C2 @" C但是分為
CIFB(cascaded integrators with feedback)、
CIFF(cascaded integrators with feedforward)
$ D3 d: C: }; c8 W! r以及 MASH,
哪一種架構比較適合於低頻輸入使用?
它們有什麼優缺點，
/ M: v% Z  b% P! G3 w/ \6 x謝謝大家
) h" y( \# ?0 W" o9 j
  t! R: d) d6 Z1 V, _  z[ 本帖最後由 kuohsi 於 2009-4-29 01:33 PM 編輯 ]

asdfjkl

CIFB(cascaded integrators with feedback)與CIFF(cascaded integrators with feedforward)區別：
3 M8 @3 u' d7 e2 H前者是最基礎的架構，後者較前者每級輸出幅值低，即對OTA output range要求低；
1 @0 l. h# W5 i7 C8 m2 CMASH：主要用於OSR較低的多位DAC結構中，低頻一般不會用。
建議用1-bit CIFF結構

kuohsi

你好，請問是否使用CIFF架構時，distortion會比較低?
還有是否CIFF架構容易輸出飽和?
為什麼MASH主要用於OSR較低的結構?
謝謝!
5 d9 p# c# m9 E/ \  U, E
[ 本帖最後由 kuohsi 於 2009-4-29 05:18 PM 編輯 ]

ronnie710409

MASH主要是提高穩定度, 一般要提高SNR無非是提高OSR, 不然就是提高SDM的階數, 既然OSR不能高, 那就只能modulator的階數弄高, 階數一高穩定度就一定要考慮了, 不然SDM發散就不好玩了.

ronnie710409

另外, 提高quantizer bit數也可以提高SNR, 但是就是要注意DAC電容mismatch的問題.

deltachen

謝謝大大的分享~知識因分享而壯大！

s13571357

請問一下
; {( \4 L3 t$ C+ e- X. a- S: ~( L有MASH架構的一些範例可以參考嗎?

glavine

  \2 [* Q, k. m0 I; [5 q& ~
MASH又叫做multi-loop,是有別於一樓的single loop, MASH一般用2-1,2-2,2-1-1都有人用~~主要的問題是類比數位filter的係數沒有辦法完全匹配
2 P6 u0 C2 p; W* d6 }. a2 a尤其在CT-DSM中，係數是用RC乘積組成...R的variation太大了........需要校正他..

* {7 A; d2 f$ }4 `" W9 fCIFF主要是讓積分器的輸出swing變小...這樣在low voltage下op較好設計，
而且只需要一個回受的DAC
3 i% B, m/ B. C, z1 k/ ^基本上在積分器裡面跑的可以說是error signal，ff的架構要注意STF的gain不要在有些頻率有peak
) ?6 g8 K  F2 L3 K9 ~5 x) E這樣會放大不要的訊號.....CIFB不會有這個問題，可是每級的swing都要較大，而且每級需要回受的DAC

engineer

Really an excellent post!!!
# i4 C+ D; [, f* A+ H) r+ vGood tutorials.

engineer

Really an excellent post!!!
1 d0 ^$ S. c  p) GGood tutorials.