SRAM and RF SRAM, 1port, 2port?

alvin0411

請問各位前輩.
SRAM好像有分1 port, 2 port, dual port這3種
然後又有所謂的register file SRAM,也有1port, 2port.
5 J0 @  x1 r5 R+ P  @% K
9 H: b# z; g, V6 F9 ^+ g& S) k9 K1 ?請問這些的差別是什麼阿? 應用上又有什麼不一樣呢?
4 }+ `  x! W! h; T- i4 {# P
8 y* ]0 o: Z" {對這些實在是覺得很混亂,有人可以幫忙解說一下嗎?謝謝~

stanlly9

首先，定義這個名詞的其實是製作這個SRAM的設計公司。
我碰過的例子，也許是大部分的例子。
. I: F4 w) W  z# ^one-port 是在1個clock cycle之內支援：1讀、1寫。
dual-port 是在1個clock cycle之內支援：1讀0寫、0讀1寫、1讀1寫。[他的I/O data各有1條，address 2條]
two-port 是在1個clock cycle之內支援：2讀0寫、0讀2寫、1讀1寫。[他的I/O data各有2條，address 2條]

7 n  m& t( q! ]6 `6 A2 eSARAM跟Register-file的差距在於密度問題，當然電路的長相也不同[換句話說 面積跟消耗功率也是不同]
普通情況而言，SRAM的密度比較大，同樣面積底下可以塞多一點資料，但是他的address line的最低要求要比較大
" f% |% K2 ^, U! s  e. z/ p可能address line一定要8個bits左右，但是使用者未必會使用到這麼多entries。

  P9 |' m2 T; }) h; n4 P  FRegister-file則是可以擁有比較小的entries，但是他最大能容納的entries數量應該遠不如SRAM...

masonchung

你寫的 dual-port 和 two-port  反過來嚕
我用Faraday Memaker 產生

3 a% H) f+ c- s& F0 o% j% etwo-port 是在1個clock cycle之內支援：1讀0寫、0讀1寫、1讀1寫。[他的I/O data各有1條，address 2條]
+ i8 q. D+ @( ^) N8 y6 p1 bdual-port 是在1個clock cycle之內支援：2讀0寫、0讀2寫、1讀1寫。[他的I/O data各有2條，address 2條]
  b2 W8 H0 Z- x3 I/ V9 L/ G
! e4 p' R, e+ l4 G4 O+ t& Q, i; L: g有錯請指正~

memcad

dual port sram 一般基于8管SRAM结构，读出靠的是sense Amplifier，需要复杂的写入和读出逻辑，面积很大，而且都是硬IP，用到的metal层多，一般要block 3层metal。所以，APR的时候一般是放在芯片的外围。优点是：规模可以做大，一般是大于16Kb，规模阵列，可以shink最小drc rule面积利用率高。
  I4 E, ^& j: m8 v+ I+ D3 T) mregister file一般是基于latch结构的存储单元，用户可以根据需要自动综合width和depth。规模不能大，<1kb，优点是读写控制用standard cell做，可以APR，因此可以merge到整个设计中，共用走线通道，可以放在core中。