請教FPGA差動輸出的問題

kokonut

大家好

想請問一下

現在我的FPGA外接4組driver IC
2 [8 Y3 Y5 v/ i0 N+ I0 i" y+ O
此IC為differential type的輸入
4 m6 o) ]" L9 w& g) e9 Y

! X" l! {$ j' h. {我現在每一筆控制data為4bits (期望能操作在500MHz以上)

6 h4 i0 w$ z/ y7 H7 N0 w2 W每一個bit分別同步控制一組driver IC

: p4 c# \$ J8 d+ h6 u
0 \: n: i% i" U: ^) n我想請問一下
* k+ v& j1 F$ [8 k" @' q! c
6 f% ~/ @% D. Z5 O+ ]; Y我想把每一個bit在送到driver IC之前

0 K: `% }7 n2 x/ G6 B+ m先轉成differential mode

2 K- s) ]5 ^$ j
* C# y. y, R9 Z8 T3 L6 l我現在的想法是
7 c, o4 P) y- U: g+ N7 `6 q# E( I. a& F
寫個differential mode 的module

, u: ?1 A$ }' B/ |+ m" @6 w6 G此module很簡單

! u- T( X# y( R- p+ B( K3 U為單一輸入
7 J! m: E1 ]) a4 g
經過一個buffer 與 一個反向器

, E/ H/ o; ?% c0 F( A的雙輸出

: o: ~! T: m8 H

: y: m. ^4 o0 L+ j  ]) d! l
* G& `! o+ D/ p! V# [感謝

tommywgt

請使用DDR的IOB並把IO type設定成LVDS即可
  \$ f) k+ _; ]4 ]9 T不需要特別去設計一個module

videochip

直接使用的話，skew 的問題要特別考慮
- Y  [. t- m! w* C$ u另，一般 fpga，有現成的 differential io 可以用
不過如果是 500 MHZ 的話，可能要挑一下了 ???

fjuphilip

千萬不能這樣用
在高蘋上面你必須考慮兩個部份
外部PCB必須等長
內部在LVDS buffer 之前的routing
不然你會q到死