請教FPGA差動輸出的問題

kokonut

大家好

2 l; [* ]( {, S& ^想請問一下
: A- v1 b0 p2 A! r% z" M
現在我的FPGA外接4組driver IC
0 ~6 w  [1 H6 n
4 O9 x& B+ ~  U" w8 @" L此IC為differential type的輸入


& E. b1 U4 ~* k$ M, l% f8 L我現在每一筆控制data為4bits (期望能操作在500MHz以上)

  H- Q; `  c! ~; p. G每一個bit分別同步控制一組driver IC


我想請問一下

我想把每一個bit在送到driver IC之前
; X* ]2 W( ~; {' ~
. f! o) ^& G/ |7 @; _先轉成differential mode


/ Y" c4 C# K' H' L/ \我現在的想法是

寫個differential mode 的module

此module很簡單
2 G: T% E; M2 z9 d2 N- a2 |  T
& g; e" h+ y$ O) t! k) W. m; N6 P為單一輸入

8 f$ _* m. L$ J# {3 g經過一個buffer 與 一個反向器
1 X) e6 R5 z$ D5 P# Y) C
1 \7 t. D& |1 h. Z" @9 z的雙輸出

; A, H9 z* h3 r$ f0 G' a


感謝

tommywgt

請使用DDR的IOB並把IO type設定成LVDS即可
不需要特別去設計一個module

videochip

直接使用的話，skew 的問題要特別考慮
% |3 P. Y( Q, u. r另，一般 fpga，有現成的 differential io 可以用
# v9 _5 z: m2 _' p不過如果是 500 MHZ 的話，可能要挑一下了 ???

fjuphilip

千萬不能這樣用
. d+ P- }( S+ y, h" q在高蘋上面你必須考慮兩個部份
& g( \) i+ M. w% T$ d% w. M2 C+ D外部PCB必須等長
內部在LVDS buffer 之前的routing
7 l6 M# @1 D) z' `( u! I7 I0 q不然你會q到死